時鐘抖動時域分析（二）

圖 19 外推 (extrapolate) 123-MHz 偏移頻率的未濾波相位噪聲

實際 SNR 測量結果比表 6 所列要好不少。對比實際測量結果，計算得時鐘抖動和 SNR 之間存在巨大的差異。這表明，LVCMOS 輸出的相位噪聲實際較好地限定在由變壓器決定的 900-MHz 偏移頻率界限以內。

表 6 1.27-ps 時鐘抖動的 SNR 結果

為了證明未濾波時鐘信號的相位噪聲需要積分至約兩倍采樣頻率，我們實施了如下試驗：在 CDCE72010 輸出和 ADS54RF63 時鐘輸入之間添加不同的低通濾波器。

需要注意的是，與先前試驗中的帶通濾波器一樣，3X 時鐘頻率以下帶寬的低通濾波器降低了時鐘信號的轉換速率。低通濾波器消除了會產生更快速時鐘信號升時間和轉換速率的高階諧波，從而增加了 ADC 的孔徑抖動。正因如此，我們將前面試驗的相同低噪聲 RF 放大器添加到時鐘通路，并且利用可變衰減器讓轉換速率匹配信號生成器（參見圖 17）。

將不同轉角頻率的低通濾波器用于 ADS54RF63 的采樣時鐘（如圖 18 所示），得到了一些如表 7 所列有趣值。該試驗結果表明，LVCMOS 輸出對時鐘抖動的相位噪聲影響被限制在約 200 到 250 MHz，其相當于 122.88-MHz 時鐘信號的 80-MHz 到 130-MHz 偏移頻率，并約為 2x 采樣頻率。因此，將寬帶相位噪聲擴至 123-MHz 偏移頻率，會產生 ~445 fs 的時鐘抖動，如圖 19 所示。理想情況下，積分下限應該位于 500 Hz 處（原因是選擇的 131000點FFT）；但是，500-Hz 到 1 kMz 偏移頻率的抖動貢獻值極其低，因此為了簡單起見其在本測量中被忽略。

表 7 ADS54RF63 的測得 SNR

利用調節后的相位噪聲曲線圖，計算得抖動較好地匹配了 SNR 測量結果，其在 ADS54RF63 和 ADS5483 的 10 到 30 fs 范圍內（參見表 8）。考慮到在第三諧波周圍可能存在相位噪聲的較小時鐘抖動影響，該計算得 SNR 只是一種非常接近的估算結果。

表 8 445-fs 時鐘抖動的 SNR 結果

表 9 濾波后及未濾波時鐘的測得SNR

結論

本文介紹了使用某個濾波或未濾波時鐘源時，如何正確地估算數據轉換器的 SNR。表 9 概括了得到的結果。盡管時鐘輸入的帶通濾波器對于最小化時鐘抖動是必要的，但實驗表明它會降低時鐘轉換速率，并使 ADC 的孔徑抖動降級。因此，最佳的時鐘解決方案應包括一個限制相噪影響的帶通濾波器，以及一定的時鐘振幅放大和轉換速率，目的是最小化 ADC 的孔徑抖動。
本系列文章的第 3 部分將介紹一些如何提高現有時鐘解決方案性能的實用實施方法。