一種帶有增益提高技術的高速CMOS運算放大器設計
加入技術交流群
1．3 全差分折疊式共源共柵放大器
文中設計的主運放如圖3所示，采用帶增益增強輔助電路的全差分折疊式共源共柵運算放大器。主運放采用以PMOS管為輸入管的全差分折疊式共源共柵結構。若輸入管采用NMOS對管，由于電子比空穴遷移率大，雖然能得到更大的增益，但同時其折疊點會產生更大的寄生電容，直接影響了運算放大器的速度。由于本設計對速度的要求是第一位的，所以采用PMOS管作為輸入管來提高主運放的次極點頻率并且能降低運放的噪聲。同時，臨近輸出端的MOS管要經過合理的調試，既要滿足支路電流的要求，又不能引入過大的寄生電容而影響到系統的頻率特性。本文引用地址：http://www.104case.com/article/186166.htm
評論