基于位線循環充電SRAM模式的自定時電路設計
加入技術交流群
HBLSA-SRAM不僅可以降低位線的電壓擺幅，還可以有效地減小位線的電容負載。位線的負載電容很大程度上取決于位線上連接的MOS管數量。如圖1所示，在每一個Group中有M個存儲單元，而一共有N個Group，所以總共有M×N個存儲單元。對于一個傳統的SRAM結構有如此的容量，那么其位線上一共會接M×N個MOS管。但對于HBLSA-SRAM來說，將連接到主位線和局部位線的MOS管加在一起也不過N+M+5個。其中，對于主位線一共連接N個MOS管，而局部位線一共連接M+5個MOS管，M為M個存儲單元的傳輸管，有1個來自與主位線連接的MOS管，另外4個來自局部的靈敏放大器。所以，不但位線擺幅顯著下降，而且位線電容負載也下降了。
HBLSA-SRAM的讀寫功耗與傳統的SRAM比較如下：
(1)對于寫入功耗
傳統的SRAM：
式中：PBL代表主位線上的功耗；PSBL代表局部位線上的功耗；CBL代表局部位線的電容負載；CSBL代表主位線的電容負載；CCVBL代表傳統結構位線的電容負載；VBL代表局部位線的電壓擺幅。通過之前的分析，有(CBL+CSBL)CCVBL，VBLVDD。所以，顯然HBLSA-SRAM的寫入功耗小于傳統的SRAM。
(2)對于讀出功耗
傳統的SRAM：
式中：VCVBL代表讀出傳統結構的位線電壓擺幅。可以認為，VCVBL和VBL近似相等，所以HBLSA-SRAM的讀出功耗也小于傳統的SRAM。
2 基于位線循環充電SRAM模式的自定時電路設計
將位線循環充電SRAM的結構與雙模式自定時電路相結合，為了進一步減小CRSRAM的功耗和優化器讀寫延時，提出基于位線循環充電SRAM的雙模式自定時電路結構(DMST CRSRAM)。其時序控制電路如圖2所示。本文引用地址：http://www.104case.com/article/180310.htm
評論