一種用于線性穩(wěn)壓器的限流電路

　　由此可知， 這種比較器低頻增益為60db， PSRR約為160db， 當(dāng)頻率為1M時(shí)增益大于40db， 而PSRR大于80db， 所以比較器能夠滿足限流性能要求。

　　2. 3 基準(zhǔn)源

　　基準(zhǔn)源電路采用 倍乘基準(zhǔn)自偏置電路。

　　圖4中NMOS采用共源共柵結(jié)構(gòu)， 用以降低電源波動對基準(zhǔn)電流的影響。

圖4 基準(zhǔn)源電路。

　　由圖可推得基準(zhǔn)電流：

　　因?yàn)闇系勒{(diào)制效應(yīng)對長溝道器件影響比對短溝道器件影響小， 因而在設(shè)計(jì)基準(zhǔn)源及其相關(guān)電流鏡時(shí)， MOS管的溝道長度為最小尺寸的15倍。同時(shí)利用dummy管和差指MOS 管等版圖技術(shù)， 來進(jìn)一步保證鏡像過程中的電流匹配。

　　3 性能參數(shù)和結(jié)果

　　將以上設(shè)計(jì)的限流電路嵌入某穩(wěn)壓芯片(內(nèi)含電荷泵電路) 中， 實(shí)現(xiàn)流片量產(chǎn)( CMOS 工藝)。當(dāng)VDD = 3V時(shí)， 通過測量量產(chǎn)芯片得到輸出電流極限數(shù)據(jù)。統(tǒng)計(jì)如圖5所示， 可知當(dāng)輸出電流處于100~120mA 范圍內(nèi)時(shí)， 限流電路開始工作， 關(guān)閉系統(tǒng)即保護(hù)LDO 安全。由此可見， 本設(shè)計(jì)電路結(jié)構(gòu)簡單，功能可靠, 可廣泛應(yīng)用于電源芯片中。

圖5 統(tǒng)計(jì)圖