功率MOSFET抗SEB能力的二維數值模擬

(1)與無緩沖層結構相比，單緩沖層MOSFET的擊穿特性曲線多了2個拐點E和F，E點對應n漂移區／n緩沖層高低結擊穿電場達到最大，該點稱為二次擊穿點；之后緩沖層耗盡層擴展，直至n漂移區／n緩沖層界面附近過剩載流子濃度達到緩沖層背景摻雜濃度，這就是F點。
(2)隨著緩沖層厚度增加，E，F點間距增大；反之亦然。當緩沖層厚度小到一定程度，E，F點重合。E，F兩點重合，可作為厚度優化的一個參考。
(3)隨著緩沖層濃度減小，E點向B點移動。當緩沖層濃度低到一定程度，E點與B點重合，F點表觀取代B點，此時漂移區過剩載流子濃度達到緩沖層背景摻雜濃度，由于緩沖層濃度高于外延層濃度，從而使負阻轉折臨界電流IB提高，從3．47x10-5A／μm提高到1．37x10-4A／μm。
(4)隨著緩沖層濃度增加，E點向電壓負方向移動，C點向電壓正方向移動。當緩沖層濃度增加到一定值，E點電位低于C點電位。E點的擊穿成為限制器件抗SEB能力的限制因素。因此，對于單緩沖層結構，存在一個最佳緩沖層濃度，由E，C兩點電壓相等獲得。若考慮厚度優化(導通電阻優化)，則由C，E，F 3點重合得到一個仿真厚度。
3．3 多緩沖層技術
采用緩沖層結構，可改善電場分布，提高器件抗SEB能力。但對單緩沖層結構，優化緩沖層摻雜濃度，或使IB提高，或使Uc達到最佳，無法使兩者同時得到改善，有必要采用多緩沖層結構。利用低摻雜濃度緩沖層提高IB，利用高濃度緩沖層提高Uc，這就是多緩沖層技術的思想。

參考單緩沖層濃度優化思想，對三緩沖層結構進行了仿真，結果如圖5所示。無緩沖層時，IB=3．47×10-5A／μm，Uc=186 V；單緩沖層時，IB=3．47×10-5 A／μm，Uc=355 V；三緩沖層時，IB=1．03×10-3A／μm，Uc=536 V。可見，與無緩沖層和單緩沖層相比，三緩沖層的IB和Uc均得到了很大改善。

4 結論
緩沖層結構可改善器件抗SEB能力：低摻雜濃度緩沖層有利于提高負阻轉折臨界電流，高濃度緩沖層更利于提高二次擊穿電壓。高、低濃度緩沖層結構相結合，可使器件負阻轉折臨界電流和二次擊穿電壓均得到改善。根據這一構想，給出一種三緩沖層結構，通過優化摻雜濃度和厚度，使器件抗SEB效應的綜合能力提高。仿真結果顯示，采用三緩沖層結構，二次擊穿電壓近似為無緩沖層結構的3倍，負阻轉折臨界電流提高近30倍。