電能計量芯片Sigma-Delta ADC降采樣濾波器設計（一）

0 引 言

智能電表(smart meter)作為智能電網的終端計量儀器，不僅需要能夠精確計量用戶的用電信息，而且還需各種通信功能，如RS485.紅外.電力線載波等，以實現自動化遠程管理.因此，智能電表在整個智能電網的建設中起著關鍵性作用.而對于智能電表的核心---電能計量專用芯片(Electrical Measurement Unit,EMU)也提出了更高的要求.目前計量芯片的模數轉換電路基本上都采用Sigma-Delta 型，而降采樣濾波器是Sigma-Delta ADC 的核心組成部分，因此，對降采樣濾波器的研究具有十分重要的意義.

在Sigma-Delta ADC 中，功耗主要集中在降采樣濾波器 .而濾波器的功耗主要由乘法器決定，因此如何減少濾波器中乘法器的個數成為降采樣設計的研究重點.HOGENAUE 提出了級聯積分梳狀濾波器(Cascaded Integrator Com,CIC)，由于CIC濾波器無須乘法運算，因此與傳統通過FIR 濾波器直接降采樣相比，極大地降低了面積與功耗.然而當降采樣率較大時，單級CIC 濾波器卻無法滿足要求，且功耗也相對較大.多級采樣交換理論及多相原理從而降低乘法運算次數，該方法的難點在于多相因子的不確定性，且不同的多相因子得到的濾波器結構不一樣，功耗也不一樣.串行算法實現CIC 從而降低功耗，但串行方法不適合計量芯片中并行的數據處理.文中提出了一種級聯抽取的方法，不僅結構簡單，也易于實現，完全滿足電能計量的需求.前級為CIC 濾波器，后級為HBF 濾波器，實現128 倍的抽取.由于HBF 只適用于2 倍抽取，因此前級CIC 降采樣率為64 倍.對HBF 的非零系數采用有符號CSD 編碼，進一步減少了電路功耗.

1 CIC 濾波器原理及設計

CIC 濾波器的基本結構如圖1 所示，由積分級和梳狀級級聯組成.

積分級采樣頻率為FS ,它的傳遞函數：

降采樣的倍數為R,相對于積分級，梳狀級的采樣頻率為FS / R,它的傳遞函數：

其中M 為延遲因子，控制梳狀級的頻率響應，在設計中，M 的取值一般為1 或2.

假設CIC 濾波器有N 階，那么總的傳遞函數為 :

幅值響應為：

CIC 濾波器的優點是結構非常有規律，由若干級積分級與梳狀級級聯組成，且內部無須乘法運算，因此，在變速率系統中得到了廣泛的應用.但隨著降采樣率的增加，內部寄存器的寬度以及功耗將會成倍的增加.電能計量芯片Sigma – Delta 的采樣頻率為1792kHz,后續數字信號處理的頻率為14kHz,因此，在本設計中，為了實現128 倍的降采樣，采用了分級抽取的方法.降采樣濾波器的總體框架如圖2 所示 .

上一頁 1 2 下一頁