華虹NEC與Synopsys攜手開發參考設計流程2.0

華虹NEC選擇Synopsys作為其首選EDA供應商 

全球領先的電子設計自動化（EDA）軟件工具領導廠商Synopsys 與中國最先進的集成電路制造商之一上海華虹NEC電子有限公司今日宣布，雙方將攜手開發應用于華虹NEC 0.18微米工藝的參考設計流程 2.0。華虹NEC選擇Synopsys作為其首選EDA供應商后，將充分利用Synopsys Professional Services開發基于Synopsys Galaxy™設計平臺和Discovery™ 驗證平臺，以及華虹NEC I/O和標準單元庫的完整RTL-to-GDSII參考設計流程。

華虹NEC和Synopsys聯合開發的參考設計流程2.0助設計人員應對時序閉合的挑戰，降低風險并實現復雜的系統級芯片（SoC）的預期成功。該流程采用具有RTL合成、物理實現和簽證功能的 Galaxy設計平臺，以及包括RTL仿真VCS®解決方案的Discovery驗證平臺。參考設計流程2.0的最新功能包括Jupiter-XT™ 設計規劃解決方案具備的增強型平面，以及DFT MAX 和 TetraMAX®工具具備的可測試設計(DFT)和自動測試圖形生成(ATPG)能力。

華虹NEC-Synopsys 參考設計流程2.0還采用Synopsys完整的集成電路部署解決方案，包括RTL合成、測試、功率優化和物理設計。此外，參考設計流程2.0還包括用于整個芯片功率分析的PrimePower、用于最終設計簽證的PrimeTime® SI、Star-RCXT™ 和 Hercules™ 解決方案，以及Formality® 等效檢查器。通過采用DesignWare® 庫可以實現廣泛的設計兼容性和IP驗證。

華虹NEC設計服務部高級總監李向陽表示：“這一解決方案將幫助我們的客戶提供高性能低風險的半導體產品。Synopsys的Galaxy設計平臺和Discovery驗證平臺與我們成熟的標準元件庫相結合，將有助于我們的客戶解決復雜的設計問題，同時滿足對產品上市時間的苛刻要求。”
Synopsys戰略市場開發部副總裁Rich Goldman表示：“華虹NEC需要成熟的硅設計流程來幫助其客戶實現復雜SoC設計的預期成功。因此，我們雙方一直在密切合作以保證Synopsys的設計流程與華虹NEC的硅工藝實現無縫整合，為我們共有的客戶提供經過測試的RTL－to-GDSII 解決方案。我們希望未來可以與上海華虹NEC繼續保持良好的合作，共同開發更多先進的硅技術。” 

流程發布

從即日起，客戶可以通過華虹NEC的客戶經理申請華虹NCE－Synopsys參考設計流程2.0。