華力微電子基于Cadence數字工具開發55納米參考設計流程

　　Cadence設計系統公司與上海華力微電子有限公司，今天共同宣布華力微電子基于Cadence Encounter數字技術交付出55納米平臺的參考設計流程。從現在起，華力微電子首次在其已建立的55 納米工藝平臺上實現了從 RTL到GDSII的完整流程，它也是Cadence與上海華力緊密合作的結果。

　　在該流程中所使用的Cadence數字工具包括RTL Compiler、Encounter Digital Implementation 系統、Conformal LEC、QRC Extraction、Encounter Timing 系統、Encounter Power 系統和Physical Verification 系統。除了Cadence工具以外，全芯片流程彰顯華力微電子55納米庫、存儲器IP和IO功能特色。

　　“通過與Cadence緊密合作，我們可為客戶提供基于Cadence和華力微電子先進技術的完整 55納米參考設計流程，”華力微電子副總栽舒奇表示，“我們期待繼續與Cadence合作為客戶提供高品質硅晶的最快捷徑。”

　　“華力微電子公司自2010成立以來，有著令人印象深刻的成功紀錄，并已成為Cadence 重要合作伙伴，”Cadence公司銷售副總栽劉國軍表示。“我們共同的努力幫助設計人員有效實施和驗證他們設計的同時，又贏得產品投放市場的時間目標。”