基于FPGA和USB 2．0的高速CCD聲光信號采集系統
加入技術交流群
在現代通信和雷達領域中，寬帶、高增益、實時并行處理是現代接收機的重要標志。因而，這種具有高速并行處理能力和特有的大帶寬性能的聲光處理系統具有巨大的潛在優勢。以聲光器件為基礎的接收機除了具有寬帶、高增益、實時并行處理等特點外，還具有容量大，體積小，功耗低等優點。因而，采用聲光信號處理技術解決帶寬、高增益和實時并行處理問題具有重要意義，聲光信號的采集系統的設計是整個聲光系統關鍵之一。這里設計了一個基于FPGA和USB 2．0的高速CCD聲光信號采集系統，為聲光信號采集提供了硬件平臺。
1 系統概述
聲光信號采集系統框圖如圖1所示。系統主要由CCD聲光信號采集模塊、A／D轉換模塊、FPGA驅動和控制模塊及USB接口傳輸模塊四部分組成。
系統上電后，USB設備按照上位機的命令完成對。FPGA數據采集參數的初始化設置及采集控制。RL2048P在驅動時序的嚴格控制下工作，采集的模擬信號經專用CCD信號處理芯片AD9822的相關雙采樣及模／數轉換后，緩存在EP2C35內部配置的FIFO中，然后判斷當FIFO中的數據達到2 048 B時，向USB控制器CY7C68013A中異步寫數據，由于USB設置自動IN模式，可以直接把FIFO中數據傳輸到PC上位機硬盤文件中，因而可完成CCD聲光信號的采集、傳輸及存儲。
2 系統各模塊設計
系統各模塊設計為：
FPGA驅動及控制模塊 系統采用Altera公司的CycloneⅡ系列。EP2C35F672C6芯片，具有高性價比及豐富的邏輯資源，可滿足系統的要求。有4個PLL，33 216個LE，48 KB存儲器資源，可以配置成各種模式的ROM，RAM及。FIFO，35個18×18的專用乘法器。FPGA的主要功能是產生RL2048P驅動時序，控制AD9822采樣及對其寄存器實現串行編程，內部配置FIFO緩存數據以及與USB接口通信，并傳輸數據到上位機中。
CCD聲光信號采集模塊 選用PerkinElmer公司的RL2048P線陣CCD。該芯片主要用于高速信號采集，2 048個有效像元，具有高靈敏度、大動態范圍、寬光譜范圍等特點，最高工作頻率為40 MHz，該系統設計為10 MHz。EP2C35的時序驅動輸出是3．3 V的LVTTL電平，不能直接驅動RL2048P(多電平要求)。因此，使用DG642和74FCT16244TV芯片完成電平轉換，增強驅動能力。圖2為RL2048P驅動時序圖；圖3為使用Verilog HDL編寫驅動時序的QuartusⅡ仿真。由比較可見，設計完全能滿足時序的嚴格要求。
A／D轉換模塊 AD9822是ADI公司的專用CCD信號處理芯片，內部集成CDS，PGA，14位ADC、暗電平自動校準、偏置電壓控制以及串行接口等功能，采樣速度高達15 MHz。ADCCLK的下降沿輸出數據的高8位，ADCCLK的上升沿輸出數據的低6位。AD9822采樣控制時序及寄存器編程都是由EP2C35實現，與RL2048P輸出信號同步，保證采集數據的正確性。采用相關雙采樣模式可以抑制CCD的復位噪聲，本系統設置其寄存器分別為0x0058，0x10C0，0x2000，0x50FF。
USB接口傳輸模塊 USB 2．0協議的傳輸速度高達480 Mb／s，且具有接口簡單及誤碼率低等優點，能夠滿足該系統高速傳輸的需要。選用Cypress公司的新一代低功耗CY7C68013A芯片，與之相應的開發包和開發文檔較齊全，縮短了開發周期，降低了開發難度。為了保證數據傳輸的速度，CY7C68013A工作于SlaveFIFO模式，不需要EZ-USB FX2LP的CPU干預，即可完成與FPGA的數據傳輸。EP2C35與CY7C68013A的通信采用了Slave FIFO模式下的異步方式，向大端點EP6寫數據，配置其為512 B四重緩沖區，批量AUTO IN傳輸模式，每次自動提交512 B數據。圖4為EP2C35與CY7C68013A的接口連接。
評論