CMOS偽差分E類射頻功率放大器設計

摘要 分析了E類功放的非理想因素，其中著重分析寄生電感對系統性能的影響，采用偽差分E類功放結構有效地抑制寄生電感的影響。最后基于理想的設計方程和Load Pull技術，采用0．18μmCMOS工藝，設計出高效率的差分E類功率放大器。在電源電壓1．8 V，溫度25℃，輸入信號O dBm條件下，具有最大輸出功率26．1 dBm，PAE為60．2％。
關鍵詞 偽差分E類；射頻功率放大器；Load pull技術；寄生電感；CMOS

E類功率放大器是一種高效率的功率放大器，在理想情況下，它可以達到100％的效率。在這種功率放大器中，功率管的驅動電壓幅度必須足夠強，使得輸出功率管相當于一個受控的開關，在完全導通(晶體管工作于線性區)和完全截止(晶體管工作于截止區)之間瞬時切換。由于流過理想開關的電流波形和開關上的電壓波形沒有重疊，理想開關不消耗功耗，電源提供的直流功耗都轉換為輸出功率，將達到100％的效率。
本文針對藍牙系統，設計時考慮寄生電感的影響，采用TSMC 0．18μm CMOS工藝設計出了一個差分E類功率放大器，有效地抑制了寄生電感對系統性能的影響，同時給出了設計方法和設計過程。

1 理想射頻E類功放工作原理及設計方程
晶體管E類功率放大器由單個晶體管和負載網絡等組成。在激勵信號作用下，晶體管工作在開關狀態。當晶體管飽和導通時，漏端電壓波形由晶體管決定，即由晶體管的導通電阻決定。當晶體管截至時，漏端電壓波形由負載網絡的瞬態響應所決定。
E類功率放大器要保持高效率，其負載網絡的瞬態響應必須滿足以下3個條件：(1)晶體管截至時，漏端電壓必須延遲到晶體管“開關”斷開后才開始上升。(2)晶體管導通時，漏端電壓必須為零。(3)晶體管飽和導通時，漏端電壓對時間的導數必須為零。
根據上述3點，具體分析E類功率放大器工作原理及其電路參數的計算。圖l為E類功率放大器的電路原理圖，其中Cd為MOS管寄生電容與片上電容的和，L1 為高頻扼流圈。L0，C0為串聯諧振網絡，Rload為等效負載。當晶體管飽和導通時，漏端電壓為零，由于負載網絡的影響，電流Ld(ωt)有一個上升和下降的過程。當晶體管截至時，漏端電壓則完全由負載網絡所決定。圖2所示為理想E類功放漏端電壓和電流時域波形，由圖可知所以Id(ωt)與 Vds(ωt)不同時出現，使放大器效率趨近于100％，該效率主要由負載網絡參數最佳設計來實現的。


由文獻可求得圖1所示電路中各個元件的值，即