一種數字射頻存儲器的設計
加入技術交流群
2．2 信號處理單元設計
干擾算法的復雜性決定了信號處理總的運算量是巨大的。目前極少有獨立的運算處理單元能夠滿足系統處理能力的要求，因此如何構建一個并行處理系統是解決大運算能力的一個必要需求，在并行處理技術中如何協調組織各個處理單元并行工作是設計的一個難點所在。
信號處理單元包括6塊TS板、1塊光纖接口板、1塊CPU板以及2塊CPCI底板組成。光纖接口板負責接收數據采集送來的樣本信號，再經過機箱的總線傳把數據傳輸給各塊DSP板，DSP板對樣本作相關處理后，通過LINK口方式把產生的干擾信號送到D／A板。
作為信號處理單元的核心部件DSP板，其選擇應滿足實時性，大存儲，高數據帶寬的基本要求，同時應具備易于多板卡互連的接口。因此考慮以TS101為DSP運算單元的通用信號處理板，該板卡主要性能如下：
(1)單板處理能力。由4片內核時鐘為300 MHz的TigerSHARC-TS101組成，總處理能力可提供7．2 GFLOPs浮點處理能力；外總線時鐘為75 MHz。
(2)系統接口及數據帶寬。4片TS101之間緊耦合互連，構成一個處理簇，簇內總帶寬2 GB／s；DSP簇對外提供8個Link用于板間互連，每通道125 MB／s，板間總帶寬1 GB／s；CPCI標準總線，33／66 MHz、32／64 b PCI接口；支持2個ePMC背板，提供33／66 MHz，32／64 b PMC接口；32 b自定義總線，可以為后插板提供數據傳輸；定時同步總線，可以保證處理機內所有板卡的硬件同步和時鐘同步。
評論