10~37 GHz CMOS四分頻器的設計
加入技術交流群
本文目的是設計高速分頻器，因此其工作速度是考慮的首要問題。觸發器中決定工作速度的主要因素是輸出節點的總電容。同樣以圖2b中左邊的觸發器為例說明，考慮其中一個輸出節點Qn相應的總電容，包括與該輸出節點相連的所有器件的電容以及它們兩者之間連線上的寄生電容。因此在進行電路參數設計和版圖設計時，應減少這些電容。在設計兩個二分頻器電路參數時，雖然兩者拓撲結構一樣，但由于側重點不同，所以參數設計并不相同。高速二分頻器著重提高其工作速度，因此應盡可能地減少輸出節點的電容。而低速二分頻器的工作速度為高速二分頻器的一半，故速度不是考慮的主要問題。因此在對低速二分頻器電路參數設計時，在滿足二分頻的條件下應著重降低其功耗。另外分頻器的輸出電壓擺幅應從兩方面考慮：首先輸出電壓擺幅過大，則充、放電過程持續時間會增加，輸出電壓擺幅過小，則無法驅動后續電路。而決定輸出電壓幅度的主要因素為在保持模式下動態負載管的電阻，因此在設計電路時應進行折衷考慮，仔細調整各管子的參數。在版圖設計時，對于管子寬度比較大的應盡量使用叉指結構，同時應特別注意圖2中的4條交叉耦合線應盡可能短，尤其是高速二分頻器中的4條交叉耦合線對分頻器的工作速度有很大的影響。本文引用地址：http://www.104case.com/article/157735.htm
2．2 級間緩沖電路
級間連接要解決的主要問題是相鄰兩級之間的電平匹配和隔離。因為高速二分頻器的輸出直流電平約為800 mV，而低速二分頻器的輸入直流電平為300 mV，因此需要在兩級之間加入緩沖器進行電平匹配。同時由于低速二分頻器為共柵級輸入，其輸入阻抗很小，直接接在高速二分頻器后會對其產生過重的負載，所以需要在兩級之間加入緩沖器進行隔離。在設計過程中，為能使低速二分頻器正常工作，級間緩沖輸出后的信號幅度要大。
這里級間緩沖電路采用一個差分放大器級聯一個源級跟隨器。傳統的緩沖電路只采用源級跟隨器解決前后級的電平匹配和阻抗匹配等問題。而該設計中，緩沖電路輸入端信號的工作速度很高，必須達到足夠的擺率才能使電路正常工作，因此源級跟隨器的尾電流源和輸入管的柵寬設計的較大。如果直接接在高速二分頻器后面會對其速度影響很大，所以在源級跟隨器前加一級差分放大器，并將其輸入管的柵寬設計的較小。差分放大器可以減小緩沖器對高速二分頻器的影響，另外也可以提高高速二分頻器的輸出信號的幅度。
評論