多路串行LVDS信號轉發電路 的設計與實現

O 引言
現代雷達和通訊系統中的電磁環境越來越復雜。為了保證系統控制命令的準確下發，提高控制信號的抗干擾能力，并兼顧降低系統功耗，可采用串行LVDS信號格式來設計轉發電路。

1 終端處理系統的構成
某終端處理系統需對前級五臺接收機實施工作狀態的控制。終端設備控制命令字是采用28bit串行LVDS信號發射的，五臺接收機收到控制命令字后各自對命令進行譯碼，然后再執行相應的動作。錯誤的動作會導致接收機上報終端設備的實測數據出錯，因而在終端設備和五臺接收機之間有一臺信號轉發器，以用于將終端設備的控制命令字轉發給五臺接收機，同時將接收機上報的實測數據(也是串行LVDS信號格式)轉發給由終端處理機、終端錄取機和顯控計算機等組成的終端設備，其系統構成如圖1所示。

由于進出信號轉發器的信號類型較多，而且電源分機的+28V、±12V、±5V供電也要經信號轉發器供給其它接收機，因此，信號轉發器內部的電磁環境非常復雜。本文主要介紹終端設備控制命令字的下發通路，即對信號轉發器中28 bit串行LVDS命令字轉發電路的設計加以論述。

2 芯片選擇
終端設備控制命令字可由SN65LVDS93芯片將28 bit并行格式轉變為28 bit串行LVDS格式向外發射。該芯片可將28 bit數據分為四組，每組7 bit串行LVDS信號，再加上一組7倍于并行數據時鐘的LVDS時鐘信號，共有五組LVDS信號。圖2所示是SN65LVDS93芯片的功能框圖。該終端處理系統約定的系統時鐘是20 MHz，因此，7 bit串行LVDS信號的傳輸率是7x20=140 Mbps。而要把每組LVDS串行信號一分五分發到五臺接收機，且接收端每臺接收機收到的五組LVDS串行信號在時序上要保持一致，即每組時序都如圖3所示。這樣才能保證五臺接收機收到的命令在時間軸上是一致的，從而保證命令碼中的控制動作一致。