功率LDM0 S中的場極板設計

下面將詳細討論多晶柵場極板的長度和位置對漂移區表面電場和電勢的影響。圖4為不同場板長度下漂移區表面電場分布。由圖可見，隨著場板長度的增加，場板下的電場峰值先減小后增加，這是因為場板長度較短時，場板末端與場氧鳥嘴區以及p阱／n-漂移區結距離較近，等勢線在此區域分布較密，三者相互作用可使此處表面電場增強，器件容易在此處發生雪崩擊穿；隨著場板長度增加，場板末端和漏極距離縮短，進而調制漏電極附近的電場峰值，使得電場在整個漂移區內分布更加均勻，提高器件的耐壓能力。但是場板長度過長時，反而會增強漏端電場，因此，對于LDMOS，場板長度有一個最優值。

圖5為不同場板位置時漂移區表面電場分布，此時場板長度取2．5μm。由圖知，隨著場板向漏端靠近，場板下的電場峰值逐漸增加，這是場板所加電壓與漏壓共同作用所致。這一點對提高器件的耐壓能力很有幫助，也是優化設計場極板位置的主要依據。當場極板遠離柵極時，出現溝道末端電場上升，漏端電場下降的趨勢。考慮到漏端電場峰值更大，此處是器件的擊穿點，因此設計時主要考慮降低漏端電場峰值。因此，針對文中的LDMOS器件結構，場板位置應該設計在靠近漏極處。從圖4和圖5可見最大電場峰值位于漏端，因此一旦發生熱載流子效應，這里電離積分很大，是熱電子產生的主要區域。與柵氧化層處的熱載流子效應不同，漏端熱載流子進入場氧化層形成的界面電荷距離溝道很遠，因此不會改變器件的閾值電壓，但是這部分電荷會影響到漂移區電流密度的分布，進而改變器件的驅動電流和跨導，對LDMOS的可靠性產生影響。

圖6為場板加不同電壓時的漂移區表面電場分布圖。此時場板長度取2．5μm，場板距離柵極0．5μm。從圖中可以看出，隨著場板所加電壓的增大，場板靠近柵極的一端電場峰值增大，而靠近漏極一端的電場峰值減小，即整個場板區的電勢降落隨場板電壓的增大而增大。而其他區域的電場隨場板電壓變化不大。因此對于LDMOS場板電壓的控制也是器件設計的一個重要因素。

3 結論
本文根據LDMOS器件漂移區電場分布和電勢分布的二維解析模型，通過分段求解泊松方程得出了器件漂移區表面電勢分布和電場分布的解析表達式，并根據所得的表達式分析了LDMOS一階場板的長度和位置以及場板所加電壓對于其漂移區表面電勢和電場分布的影響。計算結果表明，LDMOS的場板各參數對于器件的性能有很大影響。因此，本文的分析模型對于實際LDMOS器件的設計有著重要的指導意義。