功率LDM0 S中的場極板設計
加入技術交流群
由于2、4、5區中縱向電場和橫向電場相比可忽略，可近似認為本文引用地址：http://www.104case.com/article/157312.htm
其他各區的對應的耗盡層厚度可由
得到，而由[2]可定義
根據漂移區表面電場和電勢的連續性可得出邊界條件
將上式在x方向微分，解得
式中Ui(i=1，2，3，4）的值可由Ei(Li，0)=Ei+1(Li，0)解得。
2 結果和分析
上圖是在器件關態條件下漂移區表面電勢和電場分布的理論值。采用的數據如下：
從圖中可以看出，LDMOS處于關態時根據理論模型計算得到的結果和Medici仿真結果的比較。由于本文的模型忽略了氧化層固定電荷，所以和Medici仿真結果有差異較小。由圖可見，漂移區的電場峰值出現在p阱／n-漂移區結處、場板的兩端與漏端附近。這些電場峰值處也就是最可能的擊穿點。
評論