嵌入式非易失性存儲器在SoC物理設計中的應用
加入技術交流群
1．3 嵌入式NVM的選擇
選擇嵌入式NVM是一個綜合衡量成本、功耗及性能的過程。因為嵌入式NVM通常會增加工藝步驟，使芯片制造的一次性成本和持續性成本都增加，同時，NVM的測試時間遠大于芯片中的普通SRAM和ROM，因而增加了芯片的測試費用。因此，在選擇NVM時，要從系統角度考慮以下幾方面因素：
(1) NVM的用途。程序存儲通常選用EEPROM或NOR flash，數據存儲通常選用NANDflash；
(2) NVM容量。容量和面積、成本息息相關，小容量的NVM可以采用單位面積大但工藝更簡單的特殊單層多晶工藝，而大容量的NVM則應采用面積緊湊的通用雙層多晶工藝；
(3) NVM性能。通常需要考慮NVM的擦寫時間、工作溫度等參數；
(4)NVM的可靠性。可靠性主要有兩個指標，即數據保存時間和數據擦寫次數，若要較高的擦寫次數，則EEPROM要優于flash。
2 嵌入式EEPROM
2．1 R36電力網遠程抄表芯片簡介
R36電力網遠程抄表芯片是集成了模擬接口、m8051處理器、SRAM、ROM及EEPROM的SoC，其前身為外掛片外flash芯片的R35芯片，R36采用多晶片封裝(Multi Chip Package，MCP)，這種封裝方案增加了芯片的制造成本，同時增加了系統的復雜程度，而且也降低系統的可靠性。而采用嵌入式EEPROM設計的R36將所有器件集成在一片芯片中，則使用普通封裝即可，因而避免了上述問題。
R36采用SMIC 0．18μm EEPROM工藝，主要用來存儲程序，故可依據需要選擇SMIC 32KB及1KB的EEPROM IP各一個。該芯片已于2010年3月成功流片。
2．2 工藝映射
與普通logic工藝相比，SMIC EEPROM工藝需要多加9層掩膜和10次光刻，主要增加POLYl和ONO層，且其POLY2層與logic的POLY層在同一平面上，因此，在物理版圖設計過程中，需要將EEPROM的POLY2層映射為POLY層，設計時可用通用的logic流程進行布局布線，并在生成最終GDSⅡ時，再將POLY層映射回POLY2，這樣即可按EEPROM工藝流片。
2．3 布局布線
在芯片的布局階段，需要仔細考慮EEPROM芯片的擺放位置。除了遵循一般嵌入式存儲器擺放規則(盡量遠離模擬模塊)外，還需注意將EEPROM與其他電路之間留出足夠隔離的空間(>5um)，以防止噪聲干擾；同時，所有EEPROM的擺放方向必須一致。在布線階段，要給EEPROM提供充足的工作電源及穩定的參考電壓，并禁止在EEPROM上層繞線以防噪聲。圖2所示是最終的芯片版圖。本文引用地址：http://www.104case.com/article/150921.htm
3 結束語
嵌入式NVM以其數據可更改、掉電可保持、工藝可兼容等特點，已被越來越廣泛地用于SoC物理設計中。相對于片外NVM方案，采用嵌入式NVM可以提高系統的穩定性及速度。然而，在設計過程中，都需要注意從用途、性能、容量及可靠性角度選擇合適的嵌入式NVM解決方案，這樣才能最終達到提高芯片性能、降低芯片成本的目的。本文給出了一個采用嵌入式EEPROM的電力網控制芯片R36的設計實例，同時分析了物理設計過程中需要注意的問題。結果證明，最終流片的芯片R36較采用片外flash的R35來說，成本降低不少，達到了設計目標。隨著嵌入式NVM技術的持續發展，這款芯片也將采用更先進的NVM，并不斷改進升級，以進一步提高性能、降低成本。
評論