新型的嵌入式存儲器測試算法

摘要：針對目前嵌入式存儲器測試算法的測試效率與故障覆蓋率難以兼得的現狀，提出了兼顧二者的測試算法。實驗結果表明該算法最適合對存儲器進行大批量的測試。在測試效率上的優勢很明顯，故障覆蓋率也能達到應用標準。
關鍵詞：存儲器測試；嵌入式存儲器；故障覆蓋率；外圍互連線

引言
隨著微電子產業日新月異的發展，IC設計的規模與集成度越來越大。SoC是現階段IC設計的標準結構之一，通常由CPU核、存儲器、邏輯電路、各種外設及接口組成，而存儲器通常占據芯片的絕大部分。常用的嵌入式存儲器有ROM、Flash、SRAM、DRAM等。典型的存儲器的基本結構如圖1所示，存儲器主要由地址線、數據線、控制線、地址譯碼器、存儲單元陣列、輸入／輸出電路、讀出放大器、寫驅動電路等部分組成。

嵌入式存儲器的測試主要分為3類：
①直流參數測試(DC Parameter Testing)——校驗工作電流、電平、功率、扇出能力、漏電流等參數特性。
②交流參數測試(AC Parameter Testing)——檢測建立時間、保持時間、訪問時間等時間參數特性。
③功能測試(Functional Testing)——測試存儲器件的邏輯功能是否正常，對存儲單元、讀出放大器、寫驅動等產生的物理故障進行檢測。
本文主要討論第3類中嵌入式存儲器的功能測試。

1 采用的方法
現有的嵌入式存儲器測試算法都是直接對存儲器內部單元直接測試，所用的算法在測試復雜度和故障覆蓋率之問難以找到一個平衡點。本文介紹的方法采用外圍互連線測試和內部單元結合的測試算法，摒棄了以往只是測試內部單元的算法，提高了測試效率，故障覆蓋率也有所提升。
外圍互連線測試：假設存儲器本身功能正常，控制線也總是可控的，故障只是由于器件裝配引起的，需要對存儲器的地址線和數據線可能的短路和開路故障進行測試。
內部單元測試：對存儲器的譯碼、讀寫等功能進行測試。
兩種測試的目的不一樣。內部單元測試的目的在于判斷內存單元的好壞，所以在程序設計中只要發現故障就可以終止退出，同時報告發生故障的內存單元；外圍互連測試的目的不僅僅在于發現故障，而且還要求能對故障進行精確定位。所以在算法設計中需要將這兩步測試過程按順序執行完畢。

2 嵌入式存儲器測試的故障模型
對故障機理進行分析，建立相應的故障模型是產生算法的前提。
2．1 外圍互連線測試的故障模型
對于外圍互連線，本文采用的是固定故障模型，固定故障也是存儲器外嗣互連線的主要故障。固定故障模型包括固定邏輯故障、固定開路故障和橋接短路故障。固定邏輯故障是指由于物理缺陷，數據線或者地址線的狀態不受輸入的控制，綁定到邏輯O或者1狀態，包括S-A-1(Stuck-at-1)和S-A-0(stuck-at-0)故障。而在外圍互連線測試中，固定開路故障和橋接短路故障往往可以等價于S-A-0或S-A-1的固定邏輯故障，在此不作贅述。