TI 多內核 DSP 助力航空電子與雷達系統翱翔騰飛
加入技術交流群
介紹
本文引用地址：http://www.104case.com/article/149179.htm當今復雜的雷達與航空電子系統要求高處理性能，但同時又面臨著小尺寸、輕重量與低功耗 (SWaP) 限制。驅動這些系統的功能都屬于信號處理密集型，因此高效實施在高性能低功耗小型處理器上執行的數字信號處理 (DSP) 算法，能夠為它們帶來極大的優勢。此外，這些系統還具有不斷提高的設計與數據使用需求。為了滿足 SWaP 的效率與自適用性需求，可編程 DSP 與片上系統 (SoC) 現已成為處理平臺理想選擇。它們能以極低的功耗為雷達與航空電子設備，以及雷達與航空電子常配套的軟件定義無線電 (SDR)、影像以及視頻應用提供無與倫比的信號處理功能。
要滿足對 SWaP 高效率 SoC 不斷增長的需求并非易事。這要求既要低成本地提供高性能，又要達到低功耗目的，以實現工作與環保目標。德州儀器 (TI) 基于 KeyStone 的多內核器件是實現 SWaP 效率的關鍵。它們可為 TI 領先 TMS320C66x DSP 內核進行多內核實施，以小型封裝提供每瓦最低功耗。KeyStone 器件以不同的性能提供，在整個系列產品中實現了軟件兼容。這可滿足多樣化需求，在設計時為未來發展預留空間，實現高效開發。
KeyStone 平臺中的 TI TMS320C6657 與 TMS320C6655 器件是雷達與航空電子系統的理想選擇。這些器件分別為引腳兼容型單內核與雙內核 KeyStone DSP。
定點與浮點處理
使用多個數字信號處理器 (DSP) 內核是通過日益復雜的信號處理技術推動波形密集型應用發展的重要技術，可充分滿足航空電子設備、雷達、聲納、信號智能 (SIGINT)、影像與視頻處理以及軟件定義無線電的需求。多內核功能將各種不斷豐富的 AccelerationPac 與面向多內核 DSP 的開發工具進行完美結合，能夠以緊湊的封裝在極低的單位功耗性能下實現高性能。
航空電子、雷達以及相關應用需要多內核 DSP 來滿足這些任務關鍵型應用不斷提高的要求，包括更高的處理吞吐量、更精細的分辨率、更高的精度以及高級 I/O 的集成。許多這些功能都依靠浮點數學運算來獲得所需的精度。TI KeyStone 架構能夠逐指令地在單個器件內提供浮點或定點執行功能，可為設計人員帶來高度的設計靈活性。浮點運算執行的時鐘速率高達 1.25 GHz，這一速率通常只有定點器件才能達到。設計人員再也不必為獲得浮點精度而犧牲性能，或采用分離式定點處理器和浮點處理器進行設計。
主要特性
l 基于 TI KeyStone 多內核架構，可實現出眾的可擴展性與移植性 | l 完整的多內核共享存儲器控制器 (MSMC) |
l 采用單個或兩個 TMS320C66x DSP 內核 | l C66x 內核共享的 1MB 低時延 SRAM |
l 40 GFLOP/80 GMAC 的處理功能 | l TeraNet 片上網絡互連可實現完整的多內核優勢 |
l 在每個內核上進行定浮點運算 | l 多內核導航器為多內核 SoC 軟件設計帶來單內核設計的便捷性 |
l 定點速度下的浮點性能 | l 高性能 40 納米工藝技術可提高成本效益 |
l 在 850MHz 至 1.25GHz 下的低功耗 | l 工業溫度范圍：-40°C 至 100°C 以及 -55°C 至 100°C |
l 業界領先的功耗／性能比 | l 完整的維特比與Turbo AccelerationPac 可提高通信應用 |
評論