新聞中心

        EEPW首頁 > EDA/PCB > 業界動態 > GF推出強化型55納米CMOS邏輯制程

        GF推出強化型55納米CMOS邏輯制程

        作者: 時間:2013-02-22 來源:IC設計與制造 收藏

          GLOBALFOUNDRIES今日宣布將公司的55納米(nm)低功耗強化型(LPe)制程技術平臺進行了最新技術強化,推出具備ARM公司合格的下一代存儲器和邏輯IP解決方案的55nmLPe1V。“55nmLPe1V”是業內首個且唯一支持ARM1.0/1.2V物理IP庫的強化型制程節點,使芯片設計人員能夠在單一系統級芯片(SoC)中使用單一制程同時支持兩個工作電壓。

        本文引用地址:http://www.104case.com/article/142237.htm

          GLOBALFOUNDRIES產品營銷副總裁BruceKleinman表示:“‘55nmLPe1V’的核心優勢在于,一個設計庫可同時適用于1.0伏電壓及1.2伏電壓的設計環境。這意味著設計人員可以在該平臺上始終采用同一套設計規則和模型,無需增加額外光罩層數或特殊制程,在保證功耗效率和性能優化的同時節省了成本且提高了設計靈活性。”

          基于ARM的1.0V/1.2V標準單元和存儲器編譯器,GLOBALFOUNDRIES“55nmLPe1V”能夠幫助設計人員在速度、功耗和面積設計方面獲得優化,特別有利于在設計SoC解決方案時面臨功耗限制的設計人員。

          ARM為GLOBALFOUNDRIES先進的55納米LPe制程提供了全面的8軌、9軌和12軌庫的硅晶驗證平臺,以及高速、高密度存儲器編譯器。

          ARM公司物理IP部門營銷副總裁JohnHeinlein博士表示:“1伏和1.2伏操作環境的結合,以及對邏輯電平轉換的支持,可以提供低功耗、高性能和更小芯片面積的完美結合。與之前的解決方案相比,雙電壓特性及Artisan下一代存儲器編譯器架構減少了至少35%的動態功耗和靜態功耗。”

          “55nmLPe1V”尤其適用于大容量、電池供電的移動消費設備以及各種綠色節能產品。制程設計(PDK)和電子設計自動化(EDA)工具包現已面市,并提供多項目晶圓(MPW)服務。

          Artisan存儲器提供了靈活的生產選擇,被廣泛應用于全世界數十億產品。這些下一代存儲器是更廣泛的65納米至20納米Artisan物理IP平臺的組成部分,其特性包括:可延長電池壽命的低電壓和待機模式,可實現最快處理器速度的超高速緩存,以及可減少低成本SoC設計面積的專有設計工藝。



        關鍵詞: GF CMOS

        評論


        相關推薦

        技術專區

        關閉
        主站蜘蛛池模板: 东方市| 宝丰县| 深水埗区| 安图县| 仲巴县| 宣武区| 宝清县| 慈溪市| 柳河县| 华蓥市| 乌兰县| 资源县| 吴桥县| 叙永县| 米泉市| 孝义市| 克山县| 鄂托克前旗| 深州市| 上饶市| 都江堰市| 泾川县| 永平县| 皮山县| 称多县| 福泉市| 鄢陵县| 新泰市| 黄骅市| 含山县| 濮阳县| 河曲县| 孟村| 政和县| 沈阳市| 高安市| 灵寿县| 镇平县| 营山县| 安义县| 翁源县|