賽靈思SSI技術為FPGA帶來全新密度、帶寬和功耗優勢

　　賽靈思用一種創新方式將多種業經驗證的技術進行優化組合實現了該解決方案。通過將硅通孔 (TSV) 和微凸塊技術與其創新型 ASMBLTM 架構完美組合，賽靈思正在構建新系列 FPGA 產品，其容量、性能、功能和功耗特性足以應對“可編程技術勢在必行”這一發展趨勢。圖 1 是由 4 個 FPGA 芯片 Slice、硅中介層和封裝基片構成的堆疊芯片頂視圖。賽靈思利用堆疊硅片互聯技術將增強型 FPGA 芯片 Slice 與無源硅中介層相集成，所開發出的堆疊芯片實現了成千上萬條芯片間連接，能夠提供超高芯片間互聯帶寬，功耗顯著下降，且時延僅為標準I/O的五分之一。

　　圖 1：基于堆疊硅片互聯技術的芯片頂視圖

　　硅中介層最初是針對各種芯片堆疊設計方法而開發的，具有模塊化設計靈活性和高性能集成度，適用于多種應用。硅中介層相當于硅片中一種微型電路板，其上并行放置多個芯片并相互連接。堆疊硅片互聯技術可以避免將多個 FPGA 芯片上下堆疊帶來的功耗和可靠性問題。與有機或者陶瓷基片相比，硅中介層能夠提供更好的互聯幾何構造(走線間距可縮小約 20 倍)，以提供器件規模的互聯層級，實現超過 1 萬條芯片間連接。

　　用帶微凸塊的 FPGA 芯片 Slice 實現堆疊硅片集成

　　賽靈思專有的 ASMBL架構是賽靈思堆疊硅片互聯技術的基礎。ASMBL 架構是一種由賽靈思 FPGA 構建塊構成的模塊化結構。而這些構建塊就是可以實現關鍵性功能的模塊，諸如可配置邏輯塊 (CLB)、block RAM、DSP Slice、SelectIOTM 接口以及串行收發器等。賽靈思工程師將這些模塊按分類組成模塊列，然后將這些列組合在一起就成了 FPGA。通過調整列的高度和排列方式，賽靈思工程師可以開發出各種具有不同邏輯、存儲器、DSP 和 I/O 資源數量及組合方式的FPGA(如圖 2 所示)。FPGA 中還包括其他模塊，諸如用于生成時鐘信號以及使用比特流數據對 SRAM 單元編程，完成器件配置，實現最終用戶所需功能。

　　圖 2：基于 ASMBL 架構的 FPGA 結構圖