IC設計面臨三重挑戰 EDA工具隨需應變

　　芯片設計正在面臨復雜性日益進步、低功耗設計需求無處不在、混合信號產品比例越來越大這三方面的挑戰。EDA(電子設計自動化)工具也正在有針對性地進行創新，來滿足芯片設計工程師的需求。

　　3C(通訊、計算機和消費電子)產品是目前市場增長的主要推動力，而這些產品具有集成多種功能、低功耗、生命周期短以及小尺寸等特點，為這類產品中的芯片提出了新的課題，增加了芯片的設計復雜度。而按照摩爾定律，芯片企業正在向更小的技術節點轉換，即開展65nm，甚至是45nm產品的設計。這些新設計的復雜性主要表現在以下幾個方面：設計規模極為龐大，動輒上千萬門以及成百上千個IP(半導體知識產權)宏模塊;就物理設計而言，大多采用層次化物理設計流程，包括多個環節，像RTL(寄存器傳輸層)和具有物理實現意識的綜合、面向測試的設計(DFT)、時鐘樹綜合、功率網格設計、布線、信號完整性分析、功率分析以及設計的收斂，這些過程都非常耗時，僅天生一個布局規劃圖及其相應的物理實施就能輕易地耗費掉一個月左右的時間。而與此相反，為滿足市場的要求，設計的周期不但沒有增加，而且還在迅速縮短。例如，在20世紀90年代，IC(集成電路)設計的均勻周期為兩年;到前幾年，均勻周期縮短到一年;而在現階段，設計的周期只有6個月，因此，IC設計公司還面臨著產品上市時間的壓力。

　　設計一旦延遲，產品很可能就失往了好的市場機遇。為此，目前先進的EDA工具要具備幾大功能：一方面它們要提供高容量、高性能的數字集成設計能力，完成更先進產品的設計;另一方面，它們需要做到面向測試的設計，具有可預見性，并對可實現性能夠盡早反饋。而低功耗設計也是業界的一個熱門主題。實現最優化的低功耗設計需要在設計流程的不同階段進行權衡，時序對功率和面積對功率等因素的折衷就是一個典型例子。

　　成功的功率敏感設計要求工程師們具備正確、高效地完成這些決斷的能力。為了能夠達到這一目的，設計師需要被授權使用正確的低功耗分析和最優化引擎，這些功能要求被集成在整個RTL(寄存器傳輸層)到GDSII(物理級版圖)的流程中，而且要貫串全部流程。而EDA工具廠商也不斷在這方面進行努力。

　　此外，混合信號芯片的比例越來越高。相關市場調研公司猜測，在65nm芯片設計中，約有50%的設計工作是混合信號設計。這樣一來，如何打破原來模擬設計流程與數字工作完全隔離的狀態，提供把模擬和數字信號設計緊密整合為一體的EDA工具將成為EDA廠商不斷創新和完善的目標。