新型雷達(dá)數(shù)字電路便攜式自動(dòng)測試系統(tǒng)設(shè)計(jì)

　　(2) MERGE混合芯片簇(U3)：混合芯片簇指既含有非邊界掃描芯片，又含有邊界掃描芯片的混合電路(還可以含有一些中間級(jí)的模擬電路)。MERGE的思路與(1)類似，模型的驗(yàn)證可通過將一組確定的測試矢量集APPLY至MI(Model Input)，經(jīng)過確定的時(shí)間延遲，通過在MO(Model Output)將采集到的響應(yīng)信號(hào)與寄存器中存貯的期望值相比較的方法實(shí)現(xiàn)測試。

　　(3) MERGE BSEC(邊界掃描擴(kuò)展卡)，通過BSEC實(shí)現(xiàn)對(duì)BUT邊緣電路中非邊界掃描芯片簇或不含邊界掃描芯片的BUT進(jìn)行邊界掃描測試。測試時(shí)，將待測BUT作為非邊界掃描簇或混合邊界掃描簇，而將BSEC當(dāng)作邊界掃描芯片簇，通過MERGE方法，將BUT、接口電路、邊界掃描擴(kuò)展卡電路虛擬成為一個(gè)含邊界掃描芯片的BUT，具體實(shí)現(xiàn)與(1)、(2)類似。

　　測試系統(tǒng)硬件設(shè)計(jì)

　　為了減輕系統(tǒng)整機(jī)的重量，便于運(yùn)輸及攜帶，本測試系統(tǒng)前端設(shè)備采用筆記本計(jì)算機(jī)作為主體來完成系統(tǒng)功能的實(shí)現(xiàn)和人機(jī)界面的交互[3]，同時(shí)內(nèi)配GPIB-USB模塊、JTAG-Control-PCI-USB控制器，分別控制可編程電源(Agilent 6600)及BS Interface Pod模塊。整個(gè)硬件設(shè)計(jì)的核心為BSEC、JTAG-Control-PCI-USB控制器及BS Interface Pod模塊。其系統(tǒng)硬件框圖如圖2所示。

　　邊界掃描擴(kuò)展卡

　　MERGE邊界掃描擴(kuò)展卡采用符合IEEE 1149.1邊界掃描標(biāo)準(zhǔn)的可測試性設(shè)計(jì)方案，應(yīng)用5片XILINX公司的XC95144芯片構(gòu)建完整的從TDI至TDO的邊界掃描鏈路，其中掃描鏈路的上游電路及下游電路采用74ACQ244對(duì)信號(hào)進(jìn)行緩沖及整形，以增強(qiáng)上游電路的扇出能力，同時(shí)整板的邊緣連接器采用了牢固可靠、抗腐蝕的歐式Eurocard結(jié)構(gòu)形式的連接器，保證測試信號(hào)穩(wěn)定、可靠。原理圖如圖 3所示。

　　JTAG-Control-PCI-USB控制器

　　JTAG-Control-PCI-USB控制器是測試系統(tǒng)筆記本記算機(jī)與被測試單元(BUT)進(jìn)行信號(hào)控制的主要部件，實(shí)現(xiàn)工控機(jī)并行控制指令和數(shù)據(jù)向符合邊界掃描測試協(xié)議的串行指令和數(shù)據(jù)的轉(zhuǎn)換。電路采用DSP+CPLD的電路設(shè)計(jì)模式，DSP芯片采用TI公司的TMS320LF2407A，運(yùn)行速度可高達(dá)40MIPS、具有至少544字的在片雙訪問存儲(chǔ)器DARAM、2K大小的在片單訪問存儲(chǔ)器SARAM，32K的片內(nèi)程序存儲(chǔ)器FLASH;CPLD選用ALTERA公司的MAX7000S系列的EPM71285，其集成度為600~5000可用門、有32~256個(gè)宏單元和36~155個(gè)用戶自定義I/O引腳、其3.3V的I/O電平與DSP芯片端口電平兼容、并可通過符合工業(yè)標(biāo)準(zhǔn)的I/O引腳JTAG接口實(shí)現(xiàn)在線編程及調(diào)試。JTAG-Control-PCI-USB控制器是PCI/IEEE 1149.1標(biāo)準(zhǔn)的主控單元，當(dāng)與BS Interface Pod結(jié)合使用時(shí)，控制IEEE 1149.1標(biāo)準(zhǔn)自適應(yīng)測試總線及與之相適應(yīng)的離散信號(hào)。同時(shí)，該控制器還可控制施加到測試總線上負(fù)責(zé)JTAG-Control-PCI-USB控制器與BS Interface Pod進(jìn)行通訊的低電壓差分信號(hào)(基于TIA /EIA-644及IEEE 1596.3標(biāo)準(zhǔn))。