基于TMS320 DM642的多路視頻處理系統設計

　　時鐘電路

　　為了降低片外時鐘頻率，提高系統穩定性，在設計DSP系統時應盡量使用DSP片內鎖相環(PLL)。在本設計中選用外部50MHz的時鐘源，經過PLL進行12倍頻后得到CPU所需的600MHz主頻。在本設計中，采用1/4CPU時鐘為ECLKIN提供150MHz的時鐘，并通過ECLKOUT1引腳將時鐘提供給SDRAM的CLK引腳。

　　整個系統中使用到的時鐘頻率還有視頻編解碼芯片的14.31818MHz時鐘，它與DSP主時鐘一樣都采用外部晶振。

　　外部存儲器

　　本系統主要用于視頻圖像處理，在處理過程中會產生海量數據，而DM642片內僅有256KB的RAM，所以必須擴展大容量的外部存儲器才能夠滿足數據處理的需要。

　　本設計采用兩片Hynix公司的HY57V283220T(4M×32bit)SDRAM芯片構成64bit外部RAM空間;采用一片AM29LV033C(4M×8bit)FLASH芯片構成外部ROM空間。將上述兩片SDRAM芯片并聯構成64-bit位寬、32MB大小的存儲空間映射到配置為同步動態存儲器接口、64bit位寬的CE0子空間。

　　視頻通路模塊

　　本設計中將DM642的3個視頻端口VP0VP1VP2均設置為8-bit BT.656模式，其中VP0和VP1采用單通道方式，將通道A用于視頻采集;VP2采用雙通道方式，通道A和B均用于視頻采集。因此，最多可以同時采集4路模擬視頻信號。在BT.656視頻捕獲模式下，FIFO空間總共為2560KB且如下分配：1個1280Byte的FIFO專用于存儲Y采樣數據;2個640Byte的FIFO分別用于存儲Cb和Cr數據。

　　采用4片飛利浦公司的SAA7113解碼芯片來實現4路模擬視頻輸入的轉換。SAA7113支持6路復合視頻信號CVBS或1路S端子(S-Video)輸入，輸出為帶離散同步信號的8bit4：2:2YCbCr格式或者帶內嵌同步信號的8bitBT.656格式的數字視頻信號。

　　在視頻回放部分，編碼器選用1片飛利浦公司的SAA7121，其可將數字亮色信號(YUV)或數字RGB信號等數據轉換成CVBS，S-VIDEO，RGB等模擬信號輸出，支持PAL/NTSC制式，并且支持VGA及高清晰HDTV輸出。編解碼器與DM642的引腳連接圖如圖2所示。