集成電路電磁兼容測試（IC EMC Test）的概念及意義

一、集成電路的基本結(jié)構(gòu)

圖1 集成電路的基本結(jié)構(gòu)

        一般地，從物理層面看，一顆完整的集成電路由晶片、金線、芯片鍵合材料、局部鍍銀引腳

以及集成電路外部的封裝樹脂組成。

        當(dāng)然，對(duì)于集成電路的結(jié)構(gòu)有著不同的劃分方法，但是上述從物理層面對(duì)集成電路結(jié)構(gòu)進(jìn)行

劃分的方法有助于后續(xù)集成電路電磁兼容測試結(jié)果的仿真建模分析，尤其是集成電路傳導(dǎo)發(fā)射特

性模型的建立，有著舉足輕重的作用，因此，對(duì)于后續(xù)理解和學(xué)習(xí)集成電路電磁兼容（IC-EMC）

也就具有十分重要的意義。

二、集成電路和芯片的概念

        為了弄清楚集成電路和芯片的基本概念，我查詢了GB/T 9178-1988《集成電路術(shù)語》，在

該標(biāo)準(zhǔn)中給出了集成電路（Integrated Circuit）、芯片（Chip）、襯底（Substrate）、晶片

（Wafer）的概念。

    ①集成電路（Integrated Circuit）將若干電路元件不可分割地聯(lián)在一起，并且在電氣上互連，

    以致就規(guī)范、試驗(yàn)、貿(mào)易和維修而言，被視為不可分割的一種電路。

    ②芯片（Chip）從含有器件或電路陣列的晶片上分割的至少包含有一個(gè)電路的部分。

    ③襯底（Substrate）在其表面和內(nèi)部制造器件或電路元件的材料。 基片（Substrate）對(duì)膜電

    路元器件和（或）外貼元器件形成支撐基體的片狀材料。

    ④晶片（Wafer）一種半導(dǎo)體材料或?qū)⑦@種半導(dǎo)體材料沉積到襯底上面形成的薄片或扁平圓片，

    在它上面可同時(shí)制作出一個(gè)或若干個(gè)器件，然后將它分割成芯片。

        由此可見，圖1所示的整體為集成電路，而其最里面的核心部分為芯片，而襯底是芯片的基

本材料，而晶片則是襯底的核心材料，其通過特殊加工工藝而制成芯片。

三、集成電路電磁兼容的基本概念

        在說集成電路電磁兼容概念之前，先復(fù)習(xí)一下電磁兼容的概念：電磁兼容性（設(shè)備或系統(tǒng)級(jí)）

——設(shè)備或系統(tǒng)在其電磁環(huán)境中能正常工作且不對(duì)該環(huán)境中任何事物構(gòu)成不能承受的電磁干擾的

能力。

        顯然，集成電路電磁兼容性（芯片級(jí)）——集成電路在其電磁環(huán)境中能正常工作且不對(duì)該環(huán)

境中任何事物構(gòu)成不能承受的電磁干擾的能力。

四、集成電路電磁兼容的意義

        集成電路電磁兼容測試的必要性：

    ①IC作為電子系統(tǒng)的組成部分，其影響電子系統(tǒng)的EMC；

    ②IC可產(chǎn)生騷擾信號(hào)，為騷擾源，例如可將給其供電的直流電源轉(zhuǎn)換為高頻電流或電壓，從而

產(chǎn)生無用發(fā)射；

    ③IC也易受過電壓或過電流而損壞，例如耦合到IC引腳的噪聲也會(huì)使其發(fā)生故障。

        集成電路電磁兼容測試的意義：

    ①基于此，要對(duì)IC的測試進(jìn)行標(biāo)準(zhǔn)化；

    ②通過測試，設(shè)計(jì)人員能夠選擇發(fā)射低、抗擾度高的IC；

    ③評(píng)估IC的設(shè)計(jì)；

    ④優(yōu)化IC的設(shè)計(jì)等。

作者信息：朱賽，18210821611，zhusai@cesi.cn

————————————————

版權(quán)聲明：本文為博主原創(chuàng)文章，遵循 CC 4.0 BY-SA 版權(quán)協(xié)議，轉(zhuǎn)載請(qǐng)附上原文出處鏈接和本聲明。原文鏈接：https://blog.csdn.net/qq_17202651/article/details/140116261