GPIO詳解-以STM32F103 為例

GPIO是通用輸入/輸出端口的簡稱，是STM32可控制的引腳。GPIO的引腳與外部硬件設(shè)備連接，可實現(xiàn)與外部通訊、控制外部硬件或者采集外部硬件數(shù)據(jù)的功能。

幾點需要注意的地方：

1. 保護二極管：IO引腳上下兩邊兩個二極管用于防止引腳外部過高、過低的電壓輸入。當引腳電壓高于VDD時，上方的二極管導(dǎo)通;當引腳電壓低于VSS時，下方的二極管導(dǎo)通，防止不正常電壓引入芯片導(dǎo)致芯片燒毀。但是盡管如此，還是不能直接外接大功率器件，須加大功率及隔離電路驅(qū)動，防止燒壞芯片或者外接器件無法正常工作。

2.2 GPIO工作模式

GPIO支持4種輸入模式(浮空輸入、上拉輸入、下拉輸入、模擬輸入)和4種輸出模式(開漏輸出、開漏復(fù)用輸出、推挽輸出、推挽復(fù)用輸出)。同時，GPIO還支持三種最大翻轉(zhuǎn)速度(2MHz、10MHz、50MHz)。

• GPIO_Mode_AIN 模擬輸入

• GPIO_Mode_IN_FLOATING 浮空輸入

• GPIO_Mode_IPD 下拉輸入

• GPIO_Mode_IPU 上拉輸入

• GPIO_Mode_Out_OD 開漏輸出

• GPIO_Mode_Out_PP 推挽輸出

• GPIO_Mode_AF_OD 復(fù)用開漏輸出

• GPIO_Mode_AF_PP 復(fù)用推挽輸出

3.1 輸入模式

3.1.1 浮空輸入

3.1.2 上拉輸入

3.1.3 下拉輸入

下拉輸入模式下，I/O端口的電平信號直接進入輸入數(shù)據(jù)寄存器。但是在I/O端口懸空(在無信號輸入)的情況下，輸入端的電平可以保持在低電平;并且在I/O端口輸入為高電平的時候，輸入端的電平也還是高電平。

3.1.4 模擬輸入

模擬輸入模式下，I/O端口的模擬信號(電壓信號，而非電平信號)直接模擬輸入到片上外設(shè)模塊，比如ADC模塊等等。

3.2 輸出模式

3.2.1 開漏輸出

開漏輸出模式下，通過設(shè)置位設(shè)置/清除寄存器或者輸出數(shù)據(jù)寄存器的值，途經(jīng)N-MOS管，最終輸出到I/O端口。

這里要注意N-MOS管，當設(shè)置輸出的值為高電平的時候，N-MOS管處于關(guān)閉狀態(tài)，此時I/O端口的電平就不會由前面設(shè)置輸出的高低電平?jīng)Q定，而是由I/O端口外部的上拉或者下拉決定;

當設(shè)置輸出的值為低電平的時候，N-MOS管處于開啟狀態(tài)，此時I/O端口的電平就是低電平。同時，I/O端口的電平也可以通過輸入電路進行讀取;

注意，讀取到的I/O端口的電平不一定是設(shè)置的輸出電平。

3.2.2 開漏復(fù)用功能

開漏復(fù)用輸出模式，與開漏輸出模式很是類似。只是輸出的高低電平的來源，不是讓CPU直接寫輸出數(shù)據(jù)寄存器，取而代之利用片上外設(shè)模塊的復(fù)用功能輸出來決定的。

3.2.3 推挽式輸出

推挽輸出模式下，通過設(shè)置位設(shè)置/清除寄存器或者輸出數(shù)據(jù)寄存器的值，途經(jīng)P-MOS管和N-MOS管，最終輸出到I/O端口。這里要注意P-MOS管和N-MOS管。

當設(shè)置輸出的值為高電平的時候，P-MOS管處于開啟狀態(tài)，N-MOS管處于關(guān)閉狀態(tài)，此時I/O端口的電平就由P-MOS管決定：高電平;

當設(shè)置輸出的值為低電平的時候，P-MOS管處于關(guān)閉狀態(tài)，N-MOS管處于開啟狀態(tài)，此時I/O端口的電平就由N-MOS管決定：低電平。同時，I/O端口的電平也可以通過輸入電路進行讀取;注意，此時I/O端口的電平一定是輸出的電平。

3.2.4 推挽式復(fù)用功能

推挽復(fù)用輸出模式，與推挽輸出模式很是類似。只是輸出的高低電平的來源，不是讓CPU直接寫輸出數(shù)據(jù)寄存器，取而代之利用片上外設(shè)模塊的復(fù)用功能輸出來決定的。

推挽輸出等效電路圖

開漏輸出等效電路圖

開漏輸出的工作原理是：若要輸出低電平，則N-MOS管導(dǎo)通，輸出接地，輸出低電平。若要輸出高電平時，N-MOS管關(guān)閉，則既不輸出高電平又不輸出低電平，為高阻態(tài)。所以，需要外接上拉電阻，讓上拉電阻提供高電平的驅(qū)動能力。因為內(nèi)部管腳為高阻狀態(tài)，所以，其具有“線與”特性，即將多個開漏極直接直接相連，只有所有的開漏極都是高阻狀態(tài)，輸出才為高電平，否則，為低電平。

4.2 開漏輸出的特點

開漏形式的電路有以下幾個特點：

1. 利用外部電路的驅(qū)動能力，減少IC內(nèi)部的驅(qū)動。當IC內(nèi)部MOSFET導(dǎo)通時，驅(qū)動電流是從外部的VCC流經(jīng)Rpull-up ，MOSFET到GND。IC內(nèi)部僅需很小的柵極驅(qū)動電流。

2. 一般來說，開漏是用來連接不同電平的器件，匹配電平用的，因為開漏引腳不連接外部的上拉電阻時，只能輸出低電平，如果需要同時具備輸出高電平的功能，則需要接上拉電阻，很好的一個優(yōu)點是通過改變上拉電源的電壓，便可以改變傳輸電平。比如加上上拉電阻就可以提供TTL/CMOS電平輸出等。(上拉電阻的阻 決定了邏輯電平轉(zhuǎn)換的沿的速度 。阻 越大，速度越低功耗越小，所以負載電阻的選擇要兼顧功耗和速度)。

3. OPEN-DRAIN提供了靈活的輸出方式，但是也有其弱點，就是帶來上升沿的延時。因為上升沿是通過外接上拉無源電阻對負載充電，所以當電阻選擇小時延時就小，但功耗大;反之延時大功耗小。所以如果對延時有要求，則建議用下降沿輸出。

4. 可以將多個開漏輸出的Pin，連接到一條線上。通過一只上拉電阻，在不增加任何器件的情況下，形成“與邏輯”關(guān)系。這也是I2C、SMBus等總線判斷總線占用狀態(tài)的原理。

4.3 “線與”

因為這些晶體管的基極注入電流(NPN)或柵極加上高電平(NMOS)，晶體管就會飽和, 所以這些基極或柵極對這個結(jié)點(線)的關(guān)系是或非 NOR 邏輯. 如果這個結(jié)點后面加一個反相器, 就是或 OR 邏輯。

其實可以簡單地理解為：在所有引腳連在一起時，外接一上拉電阻，如果有一個引腳輸出為邏輯0，相當于接地，與之并聯(lián)的回路“相當于被一根導(dǎo)線短路”，所以外電路邏輯電平便為0，只有都為高電平時，與的結(jié)果才為邏輯1。