什么是基于硅光子的CPO共封裝技術(shù)？

上周，我們介紹了硅光應用在數(shù)據(jù)中心的優(yōu)勢以及現(xiàn)狀（回顧前文），今天，我們就來介紹一下，硅光子的重要的技術(shù)革新：協(xié)同封裝光子（co-packaged optics，CPO）技術(shù)。

共封裝光學(以下簡稱CPO)，英文名為co-packaged optics或者in-package optics，僅僅從這個名字出發(fā)，感覺似乎少了點什么，光學和誰封裝在一起？其實，這個詞后面應該加幾個單詞，with eletronics或者with ASIC，這樣就比較好理解了。直白一點講，就是將光收發(fā)器/光引擎和電芯片封裝在一起，只保留光口，而不是采用可插拔光模塊的形式。而采用硅光子的CPO技術(shù)是指把硅光模塊和CMOS芯片用高級封裝的形式（例如2.5D或者3D封裝）集成在一起，從而在成本、功耗和尺寸上都進一步提升數(shù)據(jù)中心應用中的光互連技術(shù)。

圖1：CMOS硅光子芯片

在CPO技術(shù)興起之前，傳統(tǒng)技術(shù)是把硅光模塊和CMOS芯片獨立成兩個單獨模塊，然后在PCB板上連到一起。這么做的優(yōu)勢是設計較為模塊化，硅光模塊或者CMOS芯片其中一個出問題都可以單獨更換。但是在功耗、尺寸和成本上都較為不利。例如，由于硅光模塊的輸出是超高速數(shù)據(jù)，這些數(shù)據(jù)使用PCB板連接到CMOS芯片上會遇到較大的信號耗損，因此需要高功耗才能支持高數(shù)據(jù)率；此外，成本上要設計支持超高速信號的PCB也需要較高的開銷；而在尺寸上來說分立的硅光模組和CMOS芯片通常集成度更低，這也限制了進一步提升數(shù)據(jù)中心中的服務器密度。

而CPO技術(shù)可以解決這些問題。當使用高級封裝技術(shù)把硅光模塊和CMOS芯片集成到同一個封裝內(nèi)之后，首先硅光模塊和CMOS芯片之間的數(shù)據(jù)連接質(zhì)量（信號耗損）相比PCB板來說要改善不少，因此能降低功耗；另一方面，在大規(guī)模量產(chǎn)之后，高級封裝也能帶來成本上的改善。最后，使用CPO之后，由于都集成在同一個封裝內(nèi)，整體系統(tǒng)的集成度大大提升，尺寸減小，因此也能提升硅光子技術(shù)在數(shù)據(jù)中心應用場景的普及。

圖2：硅光模塊的CPO封裝

通過 Co-packaging 的封裝方式，大體積的可插拔模塊被簡單的光纖配線架所取代，因此前面板的物理擁塞得以緩解。更重要的是，交換機和光學器件之間的電氣通道大大縮短，因此功耗得到大幅降低。根據(jù)Ayar Labs數(shù)據(jù)，如圖3，以 32×100Gbps為例，現(xiàn)在所使用的交換機功耗436W，而CPO交換機通過共同封裝大幅度縮短電連接，功耗僅230W。

圖3：CPO交換機

并且，CPO技術(shù)是采用硅光子實現(xiàn)光學 I/O 的第一步，采用硅光技術(shù)可以輕松突破現(xiàn)有帶寬的瓶頸，并且在核心交換設備接口方面已經(jīng)有規(guī)模化的應用。

隨著數(shù)據(jù)中心中的CPO技術(shù)崛起。Light counting預測，與交換ASIC共同封裝的光引擎可能會為大型數(shù)據(jù)中心的可插拔光收發(fā)器提供替代方案。當網(wǎng)絡速度提高至800Gbps以上，可插拔光組件將遭遇密度和功率問題，CPO成為業(yè)界亟需的封裝替代方案。在未來，硅光子的主要技術(shù)演進將集中在更高集成度，以及和CMOS芯片的封裝上面，而先進的硅光子制造工藝以及封裝技術(shù)將會成為硅光子技術(shù)演進的核心技術(shù)支撐。

-End-

內(nèi)容來源：

易飛揚通信https://www.gigalight.com/cn/bbs/technical-3002.html

硅光前景展望，半導體行業(yè)觀察
硅光子技術(shù)在通信光模塊中的應用研究，中國通信標準化協(xié)會