国产精品午夜在线,精品国产91乱码一区二区三区,日韩亚洲欧美在线

Altera系列FPGA芯片IP核詳解 .pdf

積分：3分 IP核 Altera |

zxopenljx

基于IP核的多UART擴(kuò)展及其FPGA實(shí)現(xiàn)

積分：3分 IP核 UART |

積分：0分 IP核 pg |

xilinx ip核設(shè)計(jì)fir濾波器

積分：0分 xilinx ip核 |

huangzhe0701

采用全系列28-nm DSP 加速DSP 設(shè)計(jì)

積分：0分 Altera FPGA IP核 DSP 28nm |

在新出現(xiàn)的SoC FPGA 上的策略考慮

積分：0分 Altera FPGA SoC FPGA IP核 |

采用FPGA實(shí)現(xiàn)醫(yī)療成像

積分：0分 Altera FPGA 醫(yī)療成像 DSP IP核圖像處理 |

采用外部存儲(chǔ)器解決方案提高系統(tǒng)性能

積分：0分 Altera FPGA 外部存儲(chǔ)器 IP核 |

采用FPGA以及圖像和傳感器處理IP實(shí)現(xiàn)低功耗EO/IR系統(tǒng)開發(fā)

積分：0分 Altera FPGA IP核 SWaP Cyclone IV 光電和紅外(EO/IR) |

家庭網(wǎng)絡(luò)的服務(wù)質(zhì)量

積分：0分 Altera FPGA IP核 QoS Cyclone |

充分發(fā)揮FPGA 浮點(diǎn)IP 內(nèi)核的優(yōu)勢(shì)

積分：0分 Altera FPGA 浮點(diǎn)IP內(nèi)核 IP核 DSP |

在新一代智能家電中采用FPGA 實(shí)現(xiàn)節(jié)能電機(jī)控制

積分：0分 Altera FPGA Alizem 電機(jī)控制 IP核 Nios II Cyclone III |

尋求高質(zhì)量數(shù)字廣播：解決質(zhì)量熱點(diǎn)問題

積分：0分 Altera DTV DHTV IP核 |

基于Nexys 3開發(fā)板的堆棧處理器的測(cè)試（100例）

積分：0分嵌入式 IP核 |

wangyu

一種高速I2C總線從器件接口IP核的設(shè)計(jì)與實(shí)現(xiàn)

積分：0分 FPGA I2C總線 IP核 |

李雪峰

一種小規(guī)模LCD驅(qū)動(dòng)電路IP核的設(shè)計(jì)

積分：0分 LCD驅(qū)動(dòng)電路 IP核 |

ting123

做好了的IP核DE2I2 Sound

積分：0分 IP核 DE2I2 Sound |

基于ARM平臺(tái)的MAC協(xié)議IP核設(shè)計(jì)

積分：0分 ARM平臺(tái) MAC協(xié)議 IP核 |

一種可進(jìn)化IP核的設(shè)計(jì)和實(shí)現(xiàn)

積分：0分可進(jìn)化 IP核 |

I2C器件接口IP核的CPLD設(shè)計(jì)

積分：0分 I2C接口 IP核 CPLD |

積分：0分 IP核互連策略 |

可復(fù)用SPI模塊IP核的設(shè)計(jì)與驗(yàn)證

積分：0分 SPI模塊 IP核 |

ting123

積分：0分 IP核 DA轉(zhuǎn)換 |

ting123

積分：0分 IP核 DA轉(zhuǎn)換 |

可復(fù)用SPI模塊IP核的設(shè)計(jì)與驗(yàn)證

積分：0分 SPI IP核驗(yàn)證 |

FPGA-SoPC軟硬件協(xié)同設(shè)計(jì)縱橫

積分：0分 FPGA-SoPC 微處理器軟/ 硬核 IP核片上總線 IDE E-RTOS ESL-TLM |

Pato

MC8051 IP核簡(jiǎn)單指令的仿真步驟

積分：0分 MC8051 IP核 |

Jason_Zhang

基于IP核的嵌入式8051 VHDL設(shè)計(jì)及FPGA實(shí)現(xiàn)

積分：0分 IP核設(shè)計(jì) FPGA實(shí)現(xiàn) |

weisenliu

IP核互連策略及規(guī)范

積分：0分 IP核互連策略規(guī)范 |

PicoBlaze處理器IP Core的原理與應(yīng)用

積分：0分 PicoBlaze IP核 |

可復(fù)用SPI模塊IP核的設(shè)計(jì)與驗(yàn)證

積分：0分 SPI IP核 |

積分：0分 IP核 DA轉(zhuǎn)換 |

FPGA-SoPC軟硬件協(xié)同設(shè)計(jì)縱橫談

積分：0分 FPGA-SoPC 軟硬件協(xié)同設(shè)計(jì) IP核片上總線 IDE ERTOS |

Pato

基于IP核的PCI總線接口設(shè)計(jì)與實(shí)現(xiàn)

積分：0分現(xiàn)場(chǎng)可編程門陣列 IP核 PCI總線 |

全功能硬件掃描鍵盤控制器IP核的實(shí)現(xiàn)

積分：0分掃描鍵盤控制電路 IP核 CPLD/FPGA HDL |

3-DES IP核的VerilogHDL設(shè)計(jì)

積分：0分 3-DES算法 IP核 DES VerilogHDL S盒 P盒仿真 |

面積優(yōu)先的分組密碼算法SMS4 IP核設(shè)計(jì)

積分：0分 Altera公司分組密碼 SMS4 IP核 FPGA Cyclone ECB CBC |

HDLC協(xié)議控制器IP核的設(shè)計(jì)與實(shí)現(xiàn)

積分：0分 HDLC IP核 Verilog HDL ModelSim SE 6.0 |

heros

積分：0分 IP核 D/A轉(zhuǎn)換 VHDL 可編程邏輯器件 |

tvro_china