- 在介紹CRC校驗原理和傳統CRC32串行比特算法的基礎上，由串行比特型算法推導出一種CRC32并行算法、并結合SATAⅡ協議的要求，完成了SATAⅡ主控制器設計中CRC生成與校驗模塊的設計。最后通過在ISE平臺上編寫Verilog硬件描述語言，對SATA協議中幀結構數據進行仿真，驗證該CRC32并行算法能夠滿足SATA接口實時處理的要求。
- 關鍵字：
CRC32 并行算法 SATA Verilog
并行算法介紹
您好，目前還沒有人創建詞條并行算法!
歡迎您創建該詞條，闡述對并行算法的理解，并與今后在此搜索并行算法的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
