xilinx 文章進入xilinx技術社區

賽靈思為滿足100G系統需求擴展其通信產品陣容

　　全球可編程平臺領導廠商賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX))今日宣布其通信產品陣容的一項重要擴展，旨在加快行業實施新數據包處理、交換和流量管理解決方案的速度，滿足呈指數級迅猛增長的高帶寬和卓越服務質量(QoS)的需求。本次產品線擴展包括收購業界領先供應商Modelware，該公司是一家提供流量管理/數據包處理IP核與參考設計的全球領先供應商，其產品能夠簡化系統開發，推動擴大支持10G、40G和100G或更高流量網絡應用的差異化。
關鍵字： Xilinx 100G系統

基于FPGA雷達成像方位脈沖壓縮系統的設計

　　合成孔徑雷達成像算法中較為成熟和應用廣泛的算法主要有距離-多普勒(R-D)算法和線性調頻變標(CS)算法。R-D算法復雜度相對較低，運算比較簡單，雖然其成像質量并不高，但是相比對穩定性、存儲空間、功耗與實時性要求都很高的實時SAR成像系統，其應用十分廣泛。在整個有距離-多普勒(R-D)算法中方位脈沖壓縮系統是設計的關鍵。隨著FPGA芯片突飛猛進的發展，實時雷達成像方位脈沖壓縮系統在FPGA上實現變成了可能。　　1 脈沖壓縮及方位脈沖壓縮系統的結構　　1．1 脈沖壓縮的基本原理　　實現脈沖壓
關鍵字： Xilinx FPGA

用FPGA 嵌入式處理器實現高性能浮點元算

　　在采用數值處理技術創建嵌入式應用時，通常以整數或定點表示法來確保算術運算盡量簡單，這一點至關重要。因其不僅有助于使成本和功耗降至最低，而且還能盡可能地加速硬件部署。FPGA 非常適用于執行定點運算，并能在邏輯或基于軟件或硬件處理器的實施方案中創建高度并行的數據路徑解決方案。Virtex®-5 FPGA 產品系列中 FXT 系列的最新硬件處理器 Xilinx® PowerPC® 440 可提供超標量功能，讓用戶能夠對器件編程，使其以高達 550 MHz 的時鐘速率并行執行一個或兩
關鍵字： Xilinx PowerPC

為什么嵌入式開發人員要使用FPGA？

　　在一個領域中，如果唯一不變的是變化，那么不需要對電子技術和設計方法的發展變化做多少回顧，就能見證到變化是如何使設計工程師能夠創建出下一代創新產品。微處理器得到大規模應用后，價廉物美的新技術為基于軟件的革新性電子產品設計打開了大門，這就是一個很好的例子。簡言之，把設計的主要元素——在這兒是控制“智能”——轉入到軟領域后，設計工程師就可以在更短時間內創建出更好、更智能、更廉價的產品。　　這個變化意味著嵌入式軟件開發人員是當今定義電
關鍵字： Xilinx 嵌入式 FPGA

FPGA如何改變改變嵌入設計格局？

　　由于經濟下滑損及開發預算減少，嵌入系統設計者正在轉向FPGA（現場可編程門陣列）技術，以縮減開發周期、對抗設備老化以及簡化產品升級。通過采用數量龐大且不斷增加的FPGA開發工具、可重用邏輯單元以及市售商用模塊，設計者可以構思出高性能嵌入系統，并且能夠根據需求變化作重新配置，從而盡量減少對工程和制造的影響。過去，電路板設計者使用這些器件作系統元件之間的互連，但最新的高密度產品也可以替代一個典型嵌入項目中的處理器、內存、定制邏輯及很多外設。盡管它有能力改變嵌入架構，設計者仍應分析性能、功率和成本局限，以確
關鍵字： Xilinx FPGA

FAE講堂：如何加快處理器的正弦計算

　　有很多種算法可對單精度浮點數字的正弦值進行計算，但添加硬件加速器是功能最為強大的方法之一。之所以得出這一結論，是因為客戶的應用要求使用此類正弦計算，而我們又針對能夠提供良好、快速且高效的解決方案進行了多種方案的探索。　　為了確定哪種實現方式最適合您的應用，首先需要對代碼進行分析，以查找哪種功能需要改進;其次，由于修改軟件比修改硬件更簡便、迅速，因而請檢查是否能通過修改軟件來實現您所需的高速度(有時可以)。但是如果您還需要更高的性能，那么請考慮在硬件中實現部分算法。在硬件加速的支持下，您可以輕松勝過
關鍵字： Xilinx 處理器 FAE

FAE講堂：利用賽靈思FGPA實現降采樣FIR濾波器

　　過去半年有幾位客戶請我幫助他們設計和實現數字下變頻器所用的降采樣(即“抽取”)濾波器，這種濾波器在軟件無線電與數據采集類應用中都很常見。這項工作即便對于經驗豐富的設計師也不是一件小事。事實上，僅僅算出在FGPA中實現濾波器所需要的資源可能就是一個很大的問題。雖然MATLAB?(MathWorks 開發)具有用于濾波器設計與分析 (FDA) 的絕妙工具箱，但是它提供太多濾波器設計方法，會讓新用戶無從下手。另外，您必須能夠根據DSP理論解釋MATLAB命令產生的結果，僅僅這
關鍵字： Xilinx FGPA FAE

FAE講堂：提升創造力的數字設計工具 FPGA Editor

　　工程師在設計過程中，經常需要一定的創造力(你不妨稱之為數字管道膠帶)才能夠保證設計的順利完成。過去8年時間里，我曾經目睹許多優秀工程師利用這一方法出色地完成了許多工作，而他們采用的最主要工具就是 FPGA Editor。　　利用FPGA Editor，你可以察看完成的設計并確定是否在FPGA構造一級真正實現了設計意圖 – 而這對于任何工程師或現場應用工程師來說都是非常需要的。假設你拿到協作者的設計，需要對其進行修改，但他們的 HDL源代碼非常難于理解，或者根本沒有任何注釋或文檔。也許你
關鍵字： Xilinx FPGA 設計工具

手把手課堂：擴展PowerPC的復數運算指令集

　　汽車多媒體系統面臨著嚴峻的技術挑戰：如何在漫長的整個產品壽命周期中實現系統的可升級性?轎車和卡車的壽命通常都在十年以上。這就使汽車多媒體系統難以跟上消費電子產品和移動通信標準迅速變化的步伐。在大多數情況下，只更新多媒體軟件是不夠的，甚至是不可能的。　　許多應用，尤其是多媒體編解碼器，還需要提高計算性能。然而，為將來的使用而設計具有“后備”計算能力的系統，既不經濟，在技術上也不可行，因為許多技術變化是根本無法預見的。　　一種解決方案是以某種方式隨軟件一起升級計算平臺，使系
關鍵字： Xilinx PowerPC 運算指令集

手把手課堂：簡單MicroBlaze微控制器的理念

　　嵌入式微控制器對復雜程度各異的多種應用而言都很普遍。賽靈思 (Xilinx)自2000年以來始終致力于推出固化的（PowerPC® 405 和 PowerPC 440）以及基于構造 (MicroBlaze™) 的嵌入式微處理器。MicroBlaze 的顯著優勢在于能滿足復雜應用的需求，有些情況下除了運行簡單的通用應用而外還能運行操作系統。　　設計人員能夠在當前所有的賽靈思架構中實施 MicroBlaze 軟處理器，在不同產品系列間實現方便的轉換，獲得無與倫比的靈活性。但是，Mi
關鍵字： Xilinx MicroBlaze 微控制器

在賽靈思FPGA設計中保留可重復結果

　　滿足設計的時序要求本身已非易事，而要實現某項設計的整體時序具有完全可重復性有時候卻是不可能的任務。幸運的是，設計人員可以借助有助于實現可重復時序結果的設計流程概念。影響最大的四個方面分別是 HDL 設計實踐、綜合優化、平面布局和實施方案。　　就獲得可重復結果而言，資源利用和頻率要求都很高的設計是最大的挑戰。它們也是可重復結果流程需求最高的設計。得到可重復結果的第一步是在 HDL設計階段運用設計合理的實踐。遵循出色的分層邊界實踐有助于保持邏輯整體性，而這在設計變更時有助于保持可重復結果。一條不錯的規
關鍵字： Xilinx FPGA

基于賽靈思Virtex-5 FPGA的LTE仿真器實現

　　功能強大的可編程邏輯平臺使得Prisma Engineering公司能夠針對所有蜂窩網絡提供可重配置無線測試設備。長期演進(LTE)是移動寬帶的最3GPP標準，它打破了現有蜂窩網絡的固有模式。LTE與前代UMTS和GSM標準相比，除采用高頻譜效率的射頻技術外，其架構還得到了大幅簡化。LTE系統的無線接入部分Node-B，是連接無線電和整個互聯網協議核心網絡之間的邊緣設備。這種架構無法監測和測試等效于UMTS中間鏈路上的元件。必須通過無線電接口，才能有效地測試LTE網絡元件。　　這正是Prisma
關鍵字： Xilinx FPGA Virtex-5

以基于賽靈思 FPGA 的硬件加速技術打造高速系統

　　設計人員時常需要通過增加計算能力或額外輸入（或兩者）延長現有的嵌入式系統的壽命。而可編程系統平臺在這里大有用武之地。我們曾經希望用安全網絡連接功能升級一套網絡可編程系統。安全網絡連接功能需要加密才能運行安全外殼 (SSH)、傳輸層安全 (TLS)、安全套接層(SSL) 或虛擬專用網 (VPN) 等協議。這種安全需求與把各種系統接入因特網的需求同步增長，例如，為了啟用遠程管理與分布式控制系統。　　因該領域仍在發展并且標準尚未固定，因此成本主要取決于一次性工程費用。所以，FPGA 技術能實現最高價值。
關鍵字： Xilinx FPGA

賽靈思推出ISE 12.3設計套件，引入AMBA 4 AXI4 IP 核

　　ISE12.3增強PlanAhead 設計與分析控制臺，并進一步優化功耗，標志著支持 AXI4 接口IP的推出，和即插即用FPGA 設計的實現　　賽靈思公司（Xilinx, Inc. ）宣布推出 ISE® 12.3設計套件，這標志著這個FPGA 行業領導者針對片上系統設計的互聯功能模塊，開始推出滿足AMBA® 4 AXI4 規范的IP核，以及用于提高生產力的 PlanAhead™ 設計和分析控制臺，同時還推出了用于降低了Spartan®-6 FPG
關鍵字： Xilinx FPGA ISE

手把手課堂:Xilinx FPGA設計時序約束指南

　　作為賽靈思用戶論壇的定期訪客，我注意到新用戶往往對時序收斂以及如何使用時序約束來達到時序收斂感到困惑。為幫助 FPGA設計新手實現時序收斂，讓我們來深入了解時序約束以及如何利用時序約束實現FPGA 設計的最優結果。　　何為時序約束？　　為保證設計的成功，設計人員必須確保設計能在特定時限內完成指定任務。要實現這個目的，我們可將時序約束應用于連線中——從某 FPGA 元件到 FPGA 內部或 FPGA 所在 PCB 上后續元件輸入的一條或多條路徑。　　在 FPGA 設計
關鍵字： Xilinx FPGA 設計時序

共722條 32/49 |‹ « 30 31 32 33 34 35 36 37 38 39 » ›|

xilinx介紹

Xilinx ZYNQ技術中心一、Xilinx公司介紹　　Xilinx是全球領先的可編程邏輯完整解決方案的供應商。Xilinx研發、制造并銷售范圍廣泛的高級集成電路、軟件設計工具以及作為預定義系統級功能的IP（Intellectual Property）核。客戶使用Xilinx及其合作伙伴的自動化軟件工具和IP核對器件進行編程，從而完成特定的邏輯操作。Xilinx公司成立于 1984年，Xilinx首創了現場可編程邏輯陣列 [ 查看詳細 ]