FAE講堂：利用賽靈思FGPA實現降采樣FIR濾波器

　　過去半年有幾位客戶請我幫助他們設計和實現數字下變頻器所用的降采樣(即“抽取”)濾波器，這種濾波器在軟件無線電與數據采集類應用中都很常見。這項工作即便對于經驗豐富的設計師也不是一件小事。事實上，僅僅算出在FGPA中實現濾波器所需要的資源可能就是一個很大的問題。雖然MATLAB®(MathWorks 開發)具有用于濾波器設計與分析 (FDA) 的絕妙工具箱，但是它提供太多濾波器設計方法，會讓新用戶無從下手。另外，您必須能夠根據DSP理論解釋MATLAB命令產生的結果，僅僅這一點就需要研究。

　　拋開理論的細枝末節，讓我們開始圍繞上述問題探討降采樣有限脈沖響應 (FIR) 濾波器的設計與實現。本輔導資料實際上旨在向您介紹一種簡便、易于理解的流程——從濾波器系數生成到FGPA目標器件中抽取濾波器的實現。所需工具只有MATLAB較新版本(本人仍在使用R2008a)及其FDA工具箱、以及ISE® 11.4套件提供的賽靈思CORE GeneratorTM工具。這些工具是設計多速率FIR濾波器的必備工具。

　　特別是我們將探討固定降采樣速率變化的兩個實例：整數值與有理值。您應當能夠把我們在本輔導資料介紹的MATLAB指令和CoreGen圖形用戶界面 (GUI) 設置應用到您的設計當中。為了說明公用邏輯塊 (CLB) Slice 、18KB內存RAM塊(BRAM) 和DSP48乘法累加 (MAC) 單元等方面的資源占用情況，我們將采用 XC6VLX75T-2ff484 作為目標 FPGA 器件。

　　整數倍降采樣器假設基帶中進行解調后按250MHz速率傳輸帶寬只有2.5MHz的信號。我們必須過濾從2.5MHz到 250MHz 的所有頻率，因為它們不傳輸任何有用信息;這正是我們準備設計和實現的低通 FIR 濾波器的目的。根據尼奎斯特定理，輸出數據速率是信號帶寬的兩倍;因此，我們需要按照M=50的整數倍對其執行降采樣。我將介紹兩種采用多級濾波方法的可行備選實現方案：第一種方法采用三個串聯的 FIR 抽取濾波器，而第二種方法則同時采用級聯積分梳狀 (CIC) 濾波器與FIR濾波器。

　　以下是用于設計理想濾波器的MATLAB代碼。我們假設通帶和阻帶頻率的衰減分別為0.1dB和100dB。

　　假設FPGA時鐘頻率Fclk=Fs_in，那么在Virtex®-6器件中我們需要多少個DSP48 MAC單元?它是用于按M進行降采樣的濾波器。根據FIR Complier 5.0數據手冊 (fir_compiler_ds534.pdf) 詳細闡述的理論，我們可以把DSP48 MAC分成M個相位，因此引入“多相”這一術語。由于每個相位都是按更低的輸出頻率 Fs_out 進行處理，因此可以按時分復用方式共享DSP48 MAC。以下理論計算表明，FIR-Compiler在通過多相分解方式實現濾波器時采用最小的22個MAC單元(total_num_MAC_ref )。濾波器長度是2100 (total_num_coeff)，填寫0成為M的整數倍。請注意：此方案考慮系數對稱性。

　　在MATLAB中可以輕松按低通濾波建立抽取過程模型，然后按M降采樣，最終分別產生y與y_filt輸出信號。不過，在FPGA器件中，這種實現方式效率不高：它會很笨地計算隨后必須拋棄的值。相反，多相抽取器把輸入信號降采樣到M個wk通道，每個通道由其自身的子濾波器ph(k,:) 過濾。部分結果y_out(k,:) 然后匯總在一起組成最終輸出y_tot。把y_tot與本機MATLAB指令產生的基準 y 對比，結果表明最終輸出均處于數值精度3e-15范圍內(由于不同運算階數而出現偏差)。