rf-fpga 文章最新資訊

基于FPGA的系統(tǒng)促進(jìn)提高電機(jī)控制性能

基于FPGA的系統(tǒng)促進(jìn)提高電機(jī)控制性能-電機(jī)在各種工業(yè)、汽車和商業(yè)領(lǐng)域應(yīng)用廣泛。電機(jī)由驅(qū)動器控制，驅(qū)動器通過改變輸入功率來控制其轉(zhuǎn)矩、速度和位置。高性能電機(jī)驅(qū)動器可以提高效率，實(shí)現(xiàn)更快速、更精確的控制。高級電機(jī)控制系統(tǒng)集控制算法、工業(yè)網(wǎng)絡(luò)和用戶接口于一體，因此需要更多處理能力來實(shí)時執(zhí)行所有任務(wù)。現(xiàn)代電機(jī)控制系統(tǒng)通常利用多芯片架構(gòu)來實(shí)現(xiàn)：數(shù)字信號處理器（DSP）執(zhí)行電機(jī)控制算法，F(xiàn)PGA 實(shí)現(xiàn)高速I/O 和網(wǎng)絡(luò)協(xié)議，微處理器處理執(zhí)行控制。
關(guān)鍵字： FPGA 電機(jī)控制 DSP Zynq

Achronix的Speedcore? Custom Blocks定制單元塊為數(shù)據(jù)加速系統(tǒng)再添動力

　　Achronix今日宣布為其eFPGA IP解決方案推出Speedcore custom blocks定制單元塊。Achronix Speedcore eFGPA嵌入式FPGA可加速數(shù)據(jù)密集的人工智能(AI)/機(jī)器學(xué)習(xí)、5G移動通信、汽車先進(jìn)駕駛員輔助系統(tǒng)(ADAS)、數(shù)據(jù)中心和網(wǎng)絡(luò)應(yīng)用; Speedcore custom blocks定制單元塊可以大幅度地提升性能、功耗和面積效率，并支持以前在FPGA獨(dú)立芯片上無法實(shí)現(xiàn)的
關(guān)鍵字： Achronix FPGA

英特爾FPGA 支持阿里云的加速即服務(wù)

　　今天，英特爾?宣布英特爾現(xiàn)場可編程門陣列 (FPGA) 為阿里巴巴集團(tuán)的云計算部門—阿里云的加速即服務(wù)(Acceleration-as-a-Service)提供支持。加速服務(wù)可通過阿里云網(wǎng)站提供，支持客戶在云中開發(fā)與部署加速器解決方案，以便應(yīng)用到人工智能推理、視頻流分析、數(shù)據(jù)庫加速和需要密集型計算的其他領(lǐng)域。　　英特爾 FPGA 支持的加速即服務(wù)也被稱作阿里云 F1 實(shí)例，支持用戶通過即購即用的模式獲得云加速服務(wù)，從而節(jié)省前期的硬件投資。　　
關(guān)鍵字：英特爾 FPGA

EDA技術(shù)與FPGA設(shè)計應(yīng)用詳解

　　摘要：eda技術(shù)是現(xiàn)代電子設(shè)計技術(shù)的核心，它在現(xiàn)代集成電路設(shè)計中占據(jù)重要地位。隨著深亞微米與超深亞微米技術(shù)的迅速發(fā)展，fpga設(shè)計越來越多地采用基于vhdl的設(shè)計方法及先進(jìn)的eda工具。本文詳細(xì)闡述了eda技術(shù)與fpga設(shè)計應(yīng)用。　　關(guān)鍵詞：電子設(shè)計自動化;現(xiàn)場可編程門陣列;復(fù)雜可編程邏輯器件;專用集成電路;知識產(chǎn)權(quán);甚高速集成電路硬件描述語言　　引言　　---21世紀(jì)是電子信息產(chǎn)業(yè)主導(dǎo)的知識經(jīng)濟(jì)時代，信息領(lǐng)域正在發(fā)生一場巨大變革，其先導(dǎo)力量和決定性因素正是微電子集成電路。硅片技術(shù)的日益成
關(guān)鍵字： EDA FPGA

新技術(shù)將打破射頻干擾難捕獲的僵局

新技術(shù)將打破射頻干擾難捕獲的僵局-從商業(yè)無線網(wǎng)絡(luò)和設(shè)備到軍事通信、雷達(dá)和電子戰(zhàn)爭(EW)系統(tǒng)，射頻干擾無處不在。由于干擾不可預(yù)測，要解決這一問題十分棘手。不過一種稱為無間斷捕獲的RF錄存技術(shù)，對解決這一問題可能會特別有用。
關(guān)鍵字： RF 射頻干擾信號分析儀無間斷錄存

利用有源偏置控制器偏置RF的最佳解決方案

利用有源偏置控制器偏置RF的最佳解決方案-射頻(RF)和微波放大器在特定偏置條件下可提供最佳性能。偏置點(diǎn)所確定的靜態(tài)電流會影響線性度和效率等關(guān)健性能指標(biāo)。雖然某些放大器是自偏置，但許多器件需要外部偏置并使用多個電源，這些電源的時序需要加以適當(dāng)控制以使器件安全工作。
關(guān)鍵字： rf 放大器

相比GPU和GPP，F(xiàn)PGA是深度學(xué)習(xí)的未來？

相比GPU和GPP，F(xiàn)PGA是深度學(xué)習(xí)的未來？-相比GPU和GPP，F(xiàn)PGA在滿足深度學(xué)習(xí)的硬件需求上提供了具有吸引力的替代方案。憑借流水線并行計算的能力和高效的能耗，F(xiàn)PGA將在一般的深度學(xué)習(xí)應(yīng)用中展現(xiàn)GPU和GPP所沒有的獨(dú)特優(yōu)勢。同時，算法設(shè)計工具日漸成熟，如今將FPGA集成到常用的深度學(xué)習(xí)框架已成為可能。未來，F(xiàn)PGA將有效地適應(yīng)深度學(xué)習(xí)的發(fā)展趨勢，從架構(gòu)上確保相關(guān)應(yīng)用和研究能夠自由實(shí)現(xiàn)。
關(guān)鍵字：機(jī)器學(xué)習(xí) FPGA GPU GPP

基于FPGA加速機(jī)器學(xué)習(xí)算法

基于FPGA加速機(jī)器學(xué)習(xí)算法-AI因?yàn)槠銫NN（卷積神經(jīng)網(wǎng)絡(luò)）算法出色的表現(xiàn)在圖像識別領(lǐng)域占有舉足輕重的地位。基本的CNN算法需要大量的計算和數(shù)據(jù)重用，非常適合使用FPGA來實(shí)現(xiàn)。上個月，Ralph Wittig（Xilinx CTO Office的卓越工程師）在2016年OpenPower峰會上發(fā)表了約20分鐘時長的演講并討論了包括清華大學(xué)在內(nèi)的中國各大學(xué)研究CNN的一些成果。
關(guān)鍵字：機(jī)器學(xué)習(xí) FPGA

工程師必須要知道的FPGA引腳信號分配原則

工程師必須要知道的FPGA引腳信號分配原則-現(xiàn)在的FPGA向引腳分配信號的任務(wù)曾經(jīng)很簡單，現(xiàn)在也變得相當(dāng)繁復(fù)。
關(guān)鍵字： FPGA FPGA引腳

解讀RF放大器的輸出限制

解讀RF放大器的輸出限制-這篇博文是非射頻（RF）與射頻放大器規(guī)格對比系列博文的第三篇。我在之前的兩篇博文中討論了噪聲和雙音失真。今天，我們將討論一個同樣重要的話題-放大器的輸出限制。對于任何應(yīng)用中的放大器，輸出電壓的擺動范圍以及可供給負(fù)載的電流量都有一個限制。
關(guān)鍵字： RF 放大器輸出限制射頻放大器

剖析FPGA在汽車系統(tǒng)設(shè)計中的關(guān)鍵作用

剖析FPGA在汽車系統(tǒng)設(shè)計中的關(guān)鍵作用-選擇不同的微控制器系列時，軟件的兼容性是主要的障礙。大多數(shù)公司在軟件的開發(fā)、測試和驗(yàn)證方面已經(jīng)進(jìn)行了大量的投入。因此，將設(shè)計轉(zhuǎn)換到一個新的架構(gòu)時，通常需要復(fù)雜且代價高昂的軟件移植。
關(guān)鍵字： FPGA 汽車電子微控制器

無線射頻技術(shù)原理及電路設(shè)計技巧

無線射頻技術(shù)原理及電路設(shè)計技巧-RF（射頻）專指具有一定波長可用于無線電通信的電磁波。電磁波可由其頻率表述為：KHz（千赫），MHz（兆赫）及GHz（千兆赫）。其頻率范圍為VLF（極低頻）也即10-30KHz至EHF（極高頻）也即30-300GHz。
關(guān)鍵字：無線射頻 rfid rf

無線充電技術(shù)多層次生態(tài)系統(tǒng)結(jié)構(gòu)解析

無線充電技術(shù)多層次生態(tài)系統(tǒng)結(jié)構(gòu)解析-隨著物聯(lián)網(wǎng)（IoT）、可穿戴和便攜式設(shè)備的發(fā)展，消費(fèi)者開始厭倦雜亂的電纜和需要頻繁充電的電池。無線充電的優(yōu)勢遠(yuǎn)遠(yuǎn)不止于擺脫線纜的束縛。當(dāng)前市場上各種各樣的近場、遠(yuǎn)場充電無線技術(shù)，其中包括感應(yīng)式、諧振式、RF、超聲及紅外線充電，這些技術(shù)都需要遵循不同的標(biāo)準(zhǔn)，也需要不同程度的折中。隨著人們對無線世界的向往，預(yù)計充電技術(shù)將出現(xiàn)急劇增長。
關(guān)鍵字：無線充電 RF IoT

如何用單個賽靈思FPGA數(shù)字化數(shù)百個信號

如何用單個賽靈思FPGA數(shù)字化數(shù)百個信號-　　在新型賽靈思 FPGA 上使用低電壓差分信號（LVDS），只需一個電阻和一個電容就能夠數(shù)字化輸入信號。由于目前這一代賽靈思器件上提供有數(shù)百個 LVDS 輸入，理論上使用單個 FPGA 就能夠數(shù)字化數(shù)百個模擬信號。
關(guān)鍵字：賽靈思 FPGA LVDS