ocp-ip 文章進(jìn)入ocp-ip技術(shù)社區(qū)

臺積電和聯(lián)電爭搶IP授權(quán)商機(jī) 代工廠整合第三方設(shè)計(jì)工具已成趨勢

　　芯片設(shè)計(jì)愈趨復(fù)雜，對已驗(yàn)證IP的需求也愈來愈高，根據(jù)全球半導(dǎo)體協(xié)會(huì)(GSA)統(tǒng)計(jì)，2010年晶圓代工廠提供給IC設(shè)計(jì)業(yè)者的IP數(shù)量，已經(jīng)超過以IP授權(quán)為主要業(yè)務(wù)的第三方IP供貨商。為了縮短芯片設(shè)計(jì)至量產(chǎn)時(shí)間，臺積電旗下創(chuàng)意、聯(lián)電旗下智原等2家設(shè)計(jì)服務(wù)業(yè)者，已經(jīng)成為晶圓雙雄搶食IP授權(quán)市場趨勢下的主要受惠者。　　根據(jù)GSA調(diào)查統(tǒng)計(jì)，IC設(shè)計(jì)業(yè)者的IP來源，雖然因?yàn)樾酒O(shè)計(jì)功能區(qū)塊(design block)仍以自家技術(shù)為主，自有IP比例達(dá)到66%，但是去年一年當(dāng)中，已有愈來愈多的IC設(shè)計(jì)業(yè)者開始依賴
關(guān)鍵字：臺積電 IP

FPGA基礎(chǔ)入門（二）

很多兄弟對于CPLD下JTAG的下載很熟悉了,可轉(zhuǎn)到FPGA來的時(shí)候,多多少少有些迷惑,怎么出現(xiàn)配置芯片了,為什么...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費(fèi)電子 FPGA

基于CPLD設(shè)計(jì)的電器定時(shí)開關(guān)控制系統(tǒng)

1前言隨著當(dāng)今社會(huì)工作和生活節(jié)奏的加快，人們對許多電器、儀器、設(shè)備的自動(dòng)化要求也越來越高，但現(xiàn)有...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費(fèi)電子 FPGA

利用CPLD來替代微控制器的6種方法

引言如果告訴便攜式電子設(shè)計(jì)人員有一種低功耗數(shù)字器件能使他們利用軟件程序來重新配置硬件工作，他們中的十個(gè)...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費(fèi)電子 FPGA

我學(xué)習(xí)FPGA的總結(jié)

閱讀本文的人群：熟悉數(shù)字電路基本知識（如加法器、計(jì)數(shù)器、RAM等），熟悉基本的同步電路設(shè)計(jì)方法，熟悉HDL語言，對FPGA...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費(fèi)電子 FPGA

verilog中阻塞賦值和非阻塞復(fù)制的理解

阻塞和非阻塞語句作為verilogHDL語言的最大難點(diǎn)之一，一直困擾著FPGA設(shè)計(jì)者，即使是一個(gè)頗富經(jīng)驗(yàn)的設(shè)計(jì)工程師，...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費(fèi)電子 FPGA

選擇VHDL或者verilog HDL還是System Verilog？

硬件描述語言HDL（HardwareDescribeLanguage）HDL概述隨著EDA技術(shù)的發(fā)展，使用硬件語言設(shè)計(jì)PLD/FPGA成為一...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費(fèi)電子 FPGA

系統(tǒng)級芯片設(shè)計(jì)語言和驗(yàn)證語言的發(fā)展

作者：韓俊剛時(shí)間：2006-02-1117:08:15來自：西安郵電學(xué)院ASIC設(shè)計(jì)中心簡介：由于微電子技術(shù)的迅速發(fā)...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費(fèi)電子 FPGA

FPGA設(shè)計(jì)中關(guān)鍵問題的研究

隨著FPGA(FieldProgrammableGateArray)容量、功能以及可靠性的提高，其在現(xiàn)代數(shù)字通信系統(tǒng)中的應(yīng)用日漸廣...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費(fèi)電子 FPGA

讓Verilog仿真狀態(tài)機(jī)時(shí)可以顯示狀態(tài)名

Situation:我們平時(shí)使用Verilog進(jìn)行狀態(tài)機(jī)編碼時(shí)，通常使用parameter對狀態(tài)名進(jìn)行定義，這樣寫Case語句的時(shí)候...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費(fèi)電子 FPGA

基于Nios的DDS高精度信號源實(shí)現(xiàn)

摘要：直接數(shù)字頻率合成器DDS具有極高的分辨率、頻率轉(zhuǎn)換速度快、相位噪聲低等優(yōu)點(diǎn)。以ALTERA公司的CPU軟核Ni...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費(fèi)電子 FPGA

FPGA系統(tǒng)設(shè)計(jì)實(shí)戰(zhàn)經(jīng)驗(yàn)分享FPGA系統(tǒng)設(shè)計(jì)實(shí)戰(zhàn)經(jīng)驗(yàn)分享

這個(gè)帖子主要和大家介紹一些我們在FPGA硬件系統(tǒng)設(shè)計(jì)過程中遇到的問題和解決的方法。也歡迎大家一起參與討論...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費(fèi)電子 FPGA

FPGA基礎(chǔ)入門

IP（IntellectualProperty）就是常說的知識產(chǎn)權(quán)。美國Dataquest咨詢公司將半導(dǎo)體產(chǎn)業(yè)的IP定義為用于ASIC、AS...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費(fèi)電子 FPGA

面向超低功耗設(shè)計(jì)的微控制器功效優(yōu)化方案

不論是消費(fèi)、工業(yè)還是醫(yī)療應(yīng)用，功耗優(yōu)化一般都是通過縮短有效處理時(shí)間以及延長處理器睡眠模式時(shí)間來實(shí)現(xiàn)的。...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費(fèi)電子 FPGA

基于FPGA的嵌入式以太網(wǎng)與Matlab通信系統(tǒng)設(shè)計(jì)

0引言近年來，隨著信息技術(shù)的發(fā)展，網(wǎng)絡(luò)化日加普遍，以太網(wǎng)被廣泛應(yīng)用到各個(gè)領(lǐng)域。例如在數(shù)據(jù)采集領(lǐng)域，一些小型...
關(guān)鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費(fèi)電子 FPGA

共829條 33/56 |‹ « 31 32 33 34 35 36 37 38 39 40 » ›|

ocp-ip介紹

開放式內(nèi)核協(xié)議國際同盟(OCP-IP)是一個(gè)獨(dú)立、非營利的半導(dǎo)體工業(yè)聯(lián)盟，致力于扶持、促進(jìn)和提高開放式內(nèi)核協(xié)議的管理。 OCP是第一套為半導(dǎo)體知識產(chǎn)權(quán)內(nèi)核提供的全面支持，公開授權(quán)，廣泛的接口插件。OCP－IP的使命是為SOC產(chǎn)品設(shè)計(jì)常見的IP復(fù)用問題提供設(shè)計(jì)，驗(yàn)證和測試。 OCP-IP通過在系統(tǒng)級集成上倡導(dǎo)IP核重用，為SoC設(shè)計(jì)減少設(shè)計(jì)時(shí)間，風(fēng)險(xiǎn)和制造成本。 OCP-IP由會(huì)員年費(fèi)支持，會(huì) [ 查看詳細(xì) ]