fsp:fpga-pcb 文章最新資訊

基于EDA技術(shù)的FPGA設(shè)計(jì)探究

　　集成電路技術(shù)和計(jì)算機(jī)技術(shù)的蓬勃發(fā)展。讓電子產(chǎn)品設(shè)計(jì)有了更好的應(yīng)用市場(chǎng)。實(shí)現(xiàn)方法也有了更多的選擇。傳統(tǒng)電子產(chǎn)品設(shè)計(jì)方案是一種基于電路板的設(shè)計(jì)方法。該方法需要選用大量的固定功能器件.然后通過這些器件的配合設(shè)計(jì)從而模擬電子產(chǎn)品的功能，其工作集中在器件的選用及電路板的設(shè)計(jì)上。　　隨著計(jì)算機(jī)性價(jià)比的提高及可編程邏輯器件的出現(xiàn)。對(duì)傳統(tǒng)的數(shù)字電子系統(tǒng)設(shè)計(jì)方法進(jìn)行了解放性的革命。現(xiàn)代電子系統(tǒng)設(shè)計(jì)方法是設(shè)計(jì)師自己設(shè)計(jì)芯片來實(shí)現(xiàn)電子系統(tǒng)的功能.將傳統(tǒng)的固件選用及電路板設(shè)計(jì)工作放在芯片設(shè)計(jì)中進(jìn)行。進(jìn)人新世紀(jì)電子產(chǎn)品設(shè)計(jì)系統(tǒng)
關(guān)鍵字： EDA FPGA

實(shí)現(xiàn)PCB高效自動(dòng)布線的設(shè)計(jì)技巧和要點(diǎn)

　　盡管現(xiàn)在的EDA工具很強(qiáng)大，但隨著PCB尺寸要求越來越小，器件密度越來越高，PCB設(shè)計(jì)的難度并不小。如何實(shí)現(xiàn)PCB高的布通率以及縮短設(shè)計(jì)時(shí)間呢?本文介紹PCB規(guī)劃、布局和布線的設(shè)計(jì)技巧和要點(diǎn)。現(xiàn)在PCB設(shè)計(jì)的時(shí)間越來越短，越來越小的電路板空間，越來越高的器件密度，極其苛刻的布局規(guī)則和大尺寸的組件使得設(shè)計(jì)師的工作更加困難。為了解決設(shè)計(jì)上的困難，加快產(chǎn)品的上市，現(xiàn)在很多廠家傾向于采用專用EDA工具來實(shí)現(xiàn)PCB的設(shè)計(jì)。但專用的EDA工具并不能產(chǎn)生理想的結(jié)果，也不能達(dá)到100%的布通率，而且很亂，通常還需花
關(guān)鍵字： PCB EDA

力戰(zhàn)英特爾、英偉達(dá) 老牌FPGA玩家不懼挑戰(zhàn)

傳統(tǒng)應(yīng)用幾近飽和，新應(yīng)用還有待拓展，競(jìng)爭(zhēng)對(duì)手步步緊逼，盈利能力面臨挑戰(zhàn)，這些難題要如何解決?看老牌FPGA玩家Xilinx是如何應(yīng)對(duì)的…
關(guān)鍵字： FPGA 英特爾

PCB行業(yè)競(jìng)爭(zhēng)格局分散大陸產(chǎn)值增速最快

　　印制線路板(Printed Circuit Board，簡(jiǎn)稱 PCB)是在通用基材上按預(yù)定設(shè)計(jì)形成點(diǎn)間連接及印制組件的印制板。PCB 產(chǎn)品的主要功能是使各種電子零組件形成預(yù)定電路的連接，起到中繼傳輸?shù)淖饔谩? 　　　　作為電子零件裝載的基板和關(guān)鍵互連件，印刷電路板的制造品質(zhì)不但直接影響電子產(chǎn)品的可靠性，而且影響系統(tǒng)產(chǎn)品整體競(jìng)爭(zhēng)力，因此被稱為“電子系統(tǒng)產(chǎn)品之母”。印刷電路板產(chǎn)業(yè)的發(fā)展水平一定程度上反映一個(gè)國(guó)家或地區(qū)電子產(chǎn)業(yè)的發(fā)展速度與技術(shù)水準(zhǔn)。　　制作
關(guān)鍵字： PCB

【E問E答】高速PCB設(shè)計(jì)入門概念問答集

　　要做高速的 PCB 設(shè)計(jì)，首先必須明白下面的一些基本概念，這是基礎(chǔ)。　　1、什么是電磁干擾(EMI)和電磁兼容性(EMC)?　　(Electromagnetic Interference)，有傳導(dǎo)干擾和輻射干擾兩種。傳導(dǎo)干擾是指通過導(dǎo)電介質(zhì)把一個(gè)電網(wǎng)絡(luò)上的信號(hào)耦合(干擾)到另一個(gè)電網(wǎng)絡(luò)。輻射干擾是指干擾源通過空間把其信號(hào)耦合(干擾)到另一個(gè)電網(wǎng)絡(luò)。在高速 PCB 及系統(tǒng)設(shè)計(jì)中，高頻信號(hào)線、集成電路的引腳、各類接插件等都可能成為具有天線特性的
關(guān)鍵字： PCB EMC

PCB布線設(shè)計(jì)－模擬和數(shù)字布線的異同

　　工程領(lǐng)域中的數(shù)字設(shè)計(jì)人員和數(shù)字電路板設(shè)計(jì)專家在不斷增加，這反映了行業(yè)的發(fā)展趨勢(shì)。盡管對(duì)數(shù)字設(shè)計(jì)的重視帶來了電子產(chǎn)品的重大發(fā)展，但仍然存在，而且還會(huì)一直存在一部分與模擬或現(xiàn)實(shí)環(huán)境接口的電路設(shè)計(jì)。模擬和數(shù)字領(lǐng)域的布線策略有一些類似之處，但要獲得更好的結(jié)果時(shí)，由于其布線策略不同，簡(jiǎn)單電路布線設(shè)計(jì)就不再是最優(yōu)方案了。本文就旁路電容、電源、地線設(shè)計(jì)、電壓誤差和由PCB布線引起的電磁干擾(EMI)等幾個(gè)方面，討論模擬和數(shù)字布線的基本相似之處及差別。　　模擬和數(shù)字布線策略的相似之處　　旁路或去耦電容　　在布線時(shí)，模
關(guān)鍵字： PCB 去耦電容

PCB板再度漲價(jià)！LED顯示屏行業(yè)中誰(shuí)壓力最大？

無論是漲價(jià)，還是降價(jià)，市場(chǎng)總會(huì)變化，只有拿著一手好牌才能保持議價(jià)權(quán)力，化危機(jī)為機(jī)遇。
關(guān)鍵字： PCB LED

PCB基本設(shè)計(jì)流程詳解

　　一般PCB基本設(shè)計(jì)流程如下：前期準(zhǔn)備->PCB結(jié)構(gòu)設(shè)計(jì)->PCB布局->布線->布線優(yōu)化和絲印->網(wǎng)絡(luò)和DRC檢查和結(jié)構(gòu)檢查->制版。　　第一：前期準(zhǔn)備。這包括準(zhǔn)備元件庫(kù)和原理圖。“工欲善其事，必先利其器”，要做出一塊好的板子，除了要設(shè)計(jì)好原理之外，還要畫得好。在進(jìn)行PCB設(shè)計(jì)之前，首先要準(zhǔn)備好原理圖SCH的元件庫(kù)和PCB的元件庫(kù)。元件庫(kù)可以用peotel自帶的庫(kù)，但一般情況下很難找到合適的，最好是自己根據(jù)所選器件的標(biāo)準(zhǔn)尺寸資料自己做元件庫(kù)。原則上先做PCB的元件庫(kù)
關(guān)鍵字： PCB 布線

基于FPGA的PCB測(cè)試機(jī)硬件電路設(shè)計(jì)

　　PCB 光板測(cè)試機(jī)基本的測(cè)試原理是歐姆定律，其測(cè)試方法是將待測(cè)試點(diǎn)間加一定的測(cè)試電壓，用譯碼電路選中PCB 板上待測(cè)試的兩點(diǎn)，獲得兩點(diǎn)間電阻值對(duì)應(yīng)的電壓信號(hào)，通過電壓比較電路，測(cè)試出兩點(diǎn)間的電阻或通斷情況。重復(fù)以上步驟多次，即可實(shí)現(xiàn)對(duì)整個(gè)電路板的測(cè)試。　　由于被測(cè)試的點(diǎn)數(shù)比較多，一般測(cè)試機(jī)都在2048點(diǎn)以上，測(cè)試控制電路比較復(fù)雜，測(cè)試點(diǎn)的查找方法以及切換方法直接影響測(cè)試機(jī)的測(cè)試速度，本文研究了基于FPGA的硬件控制系統(tǒng)設(shè)計(jì)。　　硬件控制系統(tǒng)　　測(cè)試過程是在上
關(guān)鍵字： FPGA PCB

解密PROTEL DXP軟件的PCB設(shè)計(jì)技巧

　　Protel DXP是第一個(gè)將所有設(shè)計(jì)工具集于一身的板級(jí)設(shè)計(jì)系統(tǒng)，電子設(shè)計(jì)者從最初的項(xiàng)目模塊規(guī)劃到最終形成生產(chǎn)數(shù)據(jù)都可以按照自己的設(shè)計(jì)方式實(shí)現(xiàn)。Protel DXP運(yùn)行在優(yōu)化的設(shè)計(jì)瀏覽器平臺(tái)上，并且具備當(dāng)今所有先進(jìn)的設(shè)計(jì)特點(diǎn)，能夠處理各種復(fù)雜的PCB設(shè)計(jì)過程。Protel DXP作為一款新推出的電路設(shè)計(jì)軟件，在前版本的基礎(chǔ)上增加了許多新的功能。新的可定制設(shè)計(jì)環(huán)境功能包括雙顯示器支持，可固定、浮動(dòng)以及彈出面板，強(qiáng)大的過濾和對(duì)象定位功能及增強(qiáng)的用戶界面等。通過設(shè)計(jì)輸入仿真、P
關(guān)鍵字： PROTEL PCB

FPGA設(shè)計(jì)需注意的方方面面

　　不管你是一名邏輯設(shè)計(jì)師、硬件工程師或系統(tǒng)工程師，甚或擁有所有這些頭銜，只要你在任何一種高速和多協(xié)議的復(fù)雜系統(tǒng)中使用了FPGA，你就很可能需要努力解決好器件配置、電源管理、IP集成、信號(hào)完整性和其他的一些關(guān)鍵設(shè)計(jì)問題。不過，你不必獨(dú)自面對(duì)這些挑戰(zhàn)，因?yàn)樵诋?dāng)前業(yè)內(nèi)領(lǐng)先的FPGA公司里工作的應(yīng)用工程師每天都會(huì)面對(duì)這些問題，而且他們已經(jīng)提出了一些將令你的設(shè)計(jì)工作變得更輕松的設(shè)計(jì)指導(dǎo)原則和解決方案。　　I/O信號(hào)分配　　可提供最多的多功能引腳、I/O標(biāo)準(zhǔn)、端接方案和差分對(duì)的FPGA在信號(hào)分配方面也具有最復(fù)雜的設(shè)
關(guān)鍵字： FPGA PCB

PCB走線寬度變化產(chǎn)生的反射

　　在進(jìn)行PCB布線時(shí)，經(jīng)常會(huì)發(fā)生這樣的情況：走線通過某一區(qū)域時(shí)，由于該區(qū)域布線空間有限，不得不使用更細(xì)的線條，通過這一區(qū)域后，線條再恢復(fù)原來的寬度。走線寬度變化會(huì)引起阻抗變化，因此發(fā)生反射，對(duì)信號(hào)產(chǎn)生影響。那么什么情況下可以忽略這一影響，又在什么情況下我們必須考慮它的影響?　　有三個(gè)因素和這一影響有關(guān)：阻抗變化的大小、信號(hào)上升時(shí)間、窄線條上信號(hào)的時(shí)延。　　首先討論阻抗變化的大小。很多電路的設(shè)計(jì)要求反射噪聲小于電壓擺幅的5%(這和信號(hào)上的噪聲預(yù)算有關(guān))，根據(jù)反射系數(shù)公式：　　ρ=(Z2-Z1)/(Z2+Z
關(guān)鍵字： PCB

“一刀切”時(shí)代結(jié)束芯片設(shè)計(jì)有“芯”思路

　　半導(dǎo)體制程工藝這一話題，可以說是久說不膩，世界領(lǐng)先的半導(dǎo)體廠商在這方面的爭(zhēng)奪也是前赴后繼，這種你爭(zhēng)我奪，你來創(chuàng)新我來顛覆的局面對(duì)于CPU, FPGA和ASIC芯片來說，就猶如“紅牛”一般，是這些芯片歷久彌新，狂奔向前的主要驅(qū)動(dòng)力。下面就隨嵌入式小編一起來了解一下相關(guān)內(nèi)容吧。　　然而世事無絕對(duì)，現(xiàn)在很多應(yīng)用的發(fā)展程度和性能與工藝制程的關(guān)聯(lián)度越來越低，已經(jīng)很難稱之為主要驅(qū)動(dòng)力了。　　應(yīng)用對(duì)于芯片制程的需求化程度見證了硬件的發(fā)展歷程，背后折射出的是硬件從通用硬件采用定制化軟件，到以較少的硬件能耗加
關(guān)鍵字：芯片 FPGA

FPGA設(shè)計(jì)需注意的方方面面

　　不管你是一名邏輯設(shè)計(jì)師、硬件工程師或系統(tǒng)工程師，甚或擁有所有這些頭銜，只要你在任何一種高速和多協(xié)議的復(fù)雜系統(tǒng)中使用了FPGA，你就很可能需要努力解決好器件配置、電源管理、IP集成、信號(hào)完整性和其他的一些關(guān)鍵設(shè)計(jì)問題。不過，你不必獨(dú)自面對(duì)這些挑戰(zhàn)，因?yàn)樵诋?dāng)前業(yè)內(nèi)領(lǐng)先的FPGA公司里工作的應(yīng)用工程師每天都會(huì)面對(duì)這些問題，而且他們已經(jīng)提出了一些將令你的設(shè)計(jì)工作變得更輕松的設(shè)計(jì)指導(dǎo)原則和解決方案。　　I/O信號(hào)分配　　可提供最多的多功能引腳、I/O標(biāo)準(zhǔn)、端接方案和差分對(duì)的FPGA在信號(hào)分配方面也具有最復(fù)雜的設(shè)
關(guān)鍵字： FPGA 差分信號(hào)

為什么嵌入式工程師要用FPGA？

　　在一個(gè)領(lǐng)域中，如果唯一不變的是變化，那么不需要對(duì)電子技術(shù)和設(shè)計(jì)方法的發(fā)展變化做多少回顧，就能見證到變化是如何使設(shè)計(jì)工程師能夠創(chuàng)建出下一代創(chuàng)新產(chǎn)品。微處理器得到大規(guī)模應(yīng)用后，價(jià)廉物美的新技術(shù)為基于軟件的革新性電子產(chǎn)品設(shè)計(jì)打開了大門，這就是一個(gè)很好的例子。簡(jiǎn)言之，把設(shè)計(jì)的主要元素——在這兒是控制“智能”——轉(zhuǎn)入到軟領(lǐng)域后，設(shè)計(jì)工程師就可以在更短時(shí)間內(nèi)創(chuàng)建出更好、更智能、更廉價(jià)的產(chǎn)品。　　這個(gè)變化意味著嵌入式軟件開發(fā)人員是當(dāng)今定義電子產(chǎn)品功能和特性的主要推動(dòng)者，并且最終將把硬件生產(chǎn)出來。該方法的成功因素在于
關(guān)鍵字：嵌入式工程師 FPGA