首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
        EEPW首頁 >> 主題列表 >> fpga-spartan

        fpga-spartan 文章 最新資訊

        談談如何利用FPGA開發板進行ASIC原型開發

        • 談談如何利用FPGA開發板進行ASIC原型開發-ASIC設計在尺寸和復雜性上不斷增加,現代FPGA的容量和性能的新進展意味著這些設計中的2/3能夠使用單個FPGA進行建模。
        • 關鍵字: FPGA  ASIC  

        FPGA實戰開發技巧(5)

        • FPGA實戰開發技巧(5)-一般來講,添加約束的原則為先附加全局約束,再補充局部約束,而且局部約束比較寬松。其目的是在可能的地方盡量放松約束,提高布線成功概率,減少ISE 布局布線時間。典型的全局約束包括周期約束和偏移約束。
        • 關鍵字: FPGA  周期約束  

        FPGA實戰開發技巧(4)

        • FPGA實戰開發技巧(4)-在代碼編寫完畢后,需要借助于測試平臺來驗證所設計的模塊是否滿足要求。ISE 提供了兩種測試平臺的建立方法,一種是使用HDL Bencher 的圖形化波形編輯功能編寫,另一種就是利用HDL 語言,相對于前者使用簡單、功能強大。
        • 關鍵字: FPGA  ISE  

        FPGA實戰開發技巧(3)

        • FPGA實戰開發技巧(3)-所謂綜合,就是將HDL語言、原理圖等設計輸入翻譯成由與、或、非門和RAM、觸發器等基本邏輯單元的邏輯連接( 網表),并根據目標和要求( 約束條件) 優化所生成的邏輯連接,生成EDF 文件。XST 內嵌在ISE 3 以后的版本中,并且在不斷完善。
        • 關鍵字: FPGA  賽靈思  

        FPGA電路必須遵循的原則和技巧

        • FPGA電路必須遵循的原則和技巧-在調試FPGA電路時要遵循必須的原則和技巧,才能降低調試時間,防止誤操作損壞電路。通常情況下,能夠參考以下步驟執行 FPGA硬件系統的調試。
        • 關鍵字: FPGA  

        寫verilog代碼要有硬件的概念

        • 寫verilog代碼要有硬件的概念-因為Verilog是一種硬件描述語言,所以在寫Verilog語言時,首先要有所要寫的module在硬件上如何實現的概念,而不是去想編譯器如何去解釋這個module
        • 關鍵字: verilog  FPGA  

        學好FPGA應該要具備的知識

        • 學好FPGA應該要具備的知識-閱讀本文的人群:熟悉數字電路基本知識(如加法器、計數器、RAM等),熟悉基本的同步電路設計方法,熟悉HDL語言,對FPGA的結構有所了解,對FPGA設計流程比較了解。
        • 關鍵字: FPGA  同步電路  

        解密業界首款16nm產品核心技術

        • 解密業界首款16nm產品核心技術-以賽靈思 20nm UltraScale 系列的成功為基礎,賽靈思現又推出了全新的 16nm UltraScale+ 系列 FPGA、3D IC 和 MPSoC,憑借新型存儲器、3D-on-3D 和多處理SoC(MPSoC)技術,再次領先一代提供了遙遙領先的價值優勢。
        • 關鍵字: 賽靈思  FPGA  16nm制程  

        FPGA實戰開發技巧(13)

        • FPGA實戰開發技巧(13)-基于IP的設計已成為目前FPGA設計的主流方法之一,本章首先給出IP的定義,然后以FFT IP核為例,介紹賽靈思IP核的應用。
        • 關鍵字: FPGA  賽靈思  IP核  

        FPGA實戰開發技巧(12)

        • FPGA實戰開發技巧(12)-在大規模設計的調試應該按照和設計理念相反的順序,從底層測試,主要依靠ChipScope Pro 工具。下面主要介紹ChipScope Pro、FPGA Editor 組件的使用方法。
        • 關鍵字: FPGA  Xilinx  

        FPGA實戰開發技巧(11)

        • FPGA實戰開發技巧(11)-在串行模式下,需要微處理器或微控制器等外部主機通過同步串行接口將配置數據串行寫入FPGA芯片,其模式選擇信號M[2:0]=3’b111
        • 關鍵字: FPGA  賽靈思  

        FPGA中的多時鐘域設計

        • FPGA中的多時鐘域設計-在一個SOC設計中,存在多個、獨立的時鐘,這已經是一件很平常的事情了。大多數的SOC器件都具有很多個接口,各個接口標準都可能會使用完全不同的時鐘頻率。
        • 關鍵字: FPGA  多時鐘域  

        組合運用多種智能I/O規劃工具能使引腳分配過程變輕松

        • 組合運用多種智能I/O規劃工具能使引腳分配過程變輕松-對于需要在PCB板上使用大規模FPGA器件的設計人員來說,I/O引腳分配是必須面對的眾多挑戰之一。
        • 關鍵字: 賽靈思  FPGA  

        FPGA與單片機實現數據串行通信的解決方案

        • FPGA與單片機實現數據串行通信的解決方案-本文針對由FPGA構成的高速數據采集系統數據處理能力弱的問題,提出FPGA與單片機實現數據串行通信的解決方案。
        • 關鍵字: FPGA  串行通信  

        FPGA與DSPs高速互聯的方案

        • FPGA與DSPs高速互聯的方案-DSP與FPGA高速的數據傳輸有三種常用接口方式: EMIF, HPI 和 McBSP 方式。而采用 EMIF 接口方式, 利用 FPGA ( 現場可編程邏輯門陣列) 設計 FIFO的接口電路,即可實現高速互聯。
        • 關鍵字: FPGA  DSPs  
        共6452條 51/431 |‹ « 49 50 51 52 53 54 55 56 57 58 » ›|
        關于我們 - 廣告服務 - 企業會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
        Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
        《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
        備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473
        主站蜘蛛池模板: 南漳县| 永吉县| 枝江市| 平罗县| 肇庆市| 濮阳市| 阿克| 辉南县| 南京市| 安阳县| 湛江市| 嘉黎县| 留坝县| 岚皋县| 雷山县| 岳普湖县| 乌拉特后旗| 新和县| 弥渡县| 远安县| 兰溪市| 科技| 麻栗坡县| 衡东县| 延寿县| 阆中市| 镶黄旗| 屏山县| 双城市| 荔浦县| 巍山| 崇仁县| 永善县| 二连浩特市| 泸西县| 寻甸| 阳高县| 乌拉特中旗| 安多县| 游戏| 门头沟区|