首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
        EEPW首頁 >> 主題列表 >> fpga-ask

        fpga-ask 文章 最新資訊

        亞科鴻禹發(fā)布新版FPGA原型驗證板StarFire6S-DARM

        •   亞科鴻禹科技有限公司(HyperSilicon)于近日在北京推出了名為StarFire6S-DARM的系列新型FPGA原型驗證系統。該公司原有的StarFire5S-V系列主要針對各類視音頻SOC的設計驗證,被國內設計公司廣泛采用累計達20多套。這款新的StarFire6S-DARM系列繼承了StarFire5S-V系列的大部分優(yōu)點,在容量、靈活性和性能指標方面有了進一步提高,同時支持采用各類型ARMTM處理器的SOC驗證,從而適應更廣泛的SOC/ASIC/IP/FPGA的原型驗證和算法實現的要求。
        • 關鍵字: FPGA  StarFire6S-DARM  單片機  嵌入式系統  亞科鴻禹  

        基于CPCI總線架構設計的實時圖像信號處理平臺

        • 摘要:  本文主要介紹了基于CPCI 總線設計的實時信號處理業(yè)務所需的一種專用設備平臺。關鍵詞: CPCI BUS;平臺;實時信號處理;DSP+FPGA 系統設計DSP+FPGA混用設計為了提高算法效率,實時處理圖像信息,本處理系統是基于DSP+FPGA混用結構設計的。業(yè)務板以FPGA為處理核心,實現數字視頻信號的實時圖像處理,DSP實現了部分的圖像處理算法和FPGA的控制邏輯,并響應中斷,實現數據通信和存儲實時信號。首先,本系統要求DSP可以滿足算法控制結構復雜、運算速度高、尋址靈
        • 關鍵字: 0704_A  BUS  CPCI  DSP+FPGA  單片機  平臺  嵌入式系統  實時信號處理  雜志_設計天地  

        基于FPGA的高階全數字鎖相環(huán)的設計與實現

        • 本文提出了一種基于PI 控制算法的三階全數字鎖相環(huán),采用EDA 技術進行系統設計,并用可編程邏輯器件予以實現。
        • 關鍵字: FPGA  全數字  鎖相環(huán)    

        FPGA與DS18B20型溫度傳感器通信的實現

        • DS18B20是DALLAS公司生產的一線式數字溫度傳感器,采用3引腳TO-92型小體積封裝;溫度測量范圍為-55℃~+125℃,可編程為9位~12位A/D轉換精度,測溫分辨率可達0.0625℃,被測溫度用符號擴展的16位數字量方式串行輸出。  一線式(1-WIRE)串行總線是利用1條信號線就可以與總線上若干器件進行通信。具體應用中可以利用微處理器的I/O端口對DS18B20直接進行通信,也可以通過現場可編程門陣列(FPGA)等可編程邏輯器件(PLD)實現對1-WIRE器件的通信。 
        • 關鍵字: DS18B20  FPGA  傳感器  單片機  嵌入式系統  

        基于ADSP-BF537的視頻SOC驗證方案

        • 本文介紹一種利用嵌入Blackfin處理器的ADSP-BF537作為處理器進行SoC的FPGA實時驗證的方案及其總線接口轉換...
        • 關鍵字: 嵌入式  FPGA  功耗  

        基于IP核的FPGA設計方法

        • 前 言 幾年前設計專用集成電路(ASIC) 還是少數集成電路設計工程師的事, 隨著硅的集成度不斷提高,百萬門的ASIC 已不難實現, 系統制造公司的設計人員正越來越多地采用ASIC 技術集成系統級功能(System L evel In tegrete - SL I) , 或稱片上系統(System on a ch ip ) , 但ASIC 設計能力跟不上制造能力的矛盾也日益突出。現在設計人員已不必全部用邏輯門去設計ASIC, 類似于用集成電路( IC) 芯片在印制板上的設計,ASIC 設計人員可以應用等
        • 關鍵字: ASIC  CPLD  FPGA  IP  單片機  嵌入式系統  

        基于FPGA的MPEG-4編解碼器

        • 您是否曾想在您的 FPGA 設計中使用先進的視頻壓縮技術,卻發(fā)現實現起來太過復雜?現在您無需成為一名視頻專家就能在您的系統中使用視頻壓縮。賽靈思新推出的 MPEG-4 編碼器/解碼器核可以幫助您滿足視頻壓縮需求。

        • 關鍵字: FPGA  MPEG  編解碼器    

        基于并行流水線結構的可重配FIR濾波器的FPGA實現

        • 1 并行流水結構FIR的原理 在用FPGA或專用集成電路實現數字信號處理算法時,計算速度和芯片面積是兩個相互制約的主要問題。實際應用FIR濾波器時,要獲得良好的濾波效果,濾波器的階數可能會顯著增加,有時可能會多達幾百階。因此,有必要在性能和實現復雜性之間做出選擇,也就是選擇不同的濾波器實現結構。這里運用并行流水線結構來實現速度和硬件面積之間的互換和折衷。 在關鍵路徑插入寄存器的流水線結構是提高系統吞吐率的一項強大的實現技術,并且不需要大量重復設置硬件。流水線的類型主要分為兩種:算術流水線和指令流水線
        • 關鍵字: FIR濾波器  FPGA  并行流水線  單片機  可重配  嵌入式系統  

        FPGA設計的驗證技術及應用原則

        • FPGA設計和驗證工程師當今面臨的最大挑戰(zhàn)之一是時間和資源制約。隨著FPGA在速度、密度和復雜性方面的增加,完成一個完整時序驗證對人力和計算機處理器、存儲器提出了更多更高的要求。   隨著FPGA器件體積和復雜性的不斷增加,設計工程師越來越需要有效的驗證方。時序仿真可以是一種能發(fā)現最多問題的驗證方法,但對許多設計來說,它常常是最困難和費時的方法之一。過去,采用標準臺式計算機的時序仿真是以小時或分鐘計算的,但現在對某些項目來說,在要求采用高性能64位服務器的情況下,其測試時間卻要幾天甚至幾周。這樣,這種
        • 關鍵字: FPGA  驗證  

        基于ARM的FPGA加載配置實現

        • 引言 基于SRAM工藝FPGA在每次上電后需要進行配置,通常情況下FPGA的配置文件由片外專用的EPROM來加載。這種傳統配置方式是在FPGA的功能相對穩(wěn)定的情況下采用的。在系統設計要求配置速度高、容量大、以及遠程升級時,這種方法就顯得很不實際也不方便。本文介紹了通過ARM對可編程器件進行配置的的設計和實現。 1 配置原理與方式 1.1 配置原理 在FPGA正常工作時,配置數據存儲在SRAM單元中,這個SRAM單元也被稱為配置存儲(Configuration RAM)。由于SRAM是易失性的存
        • 關鍵字: ARM  FPGA  單片機  配置  嵌入式系統  

        基于SYSTEM C的FPGA設計方法

        • 一、概述  隨著VLSI的集成度越來越高,設計也越趨復雜。一個系統的設計往往不僅需要硬件設計人員的參與,也需要有軟件設計人員的參與。軟件設計人員與硬件設計人員之間的相互協調就變的格外重要,它直接關系到工作的效率以及整個系統設計的成敗。傳統的設計方法沒有使軟件設計工作與硬件設計工作協調一致,而是將兩者的工作割裂開來。軟件算法的設計人員在系統設計后期不能為硬件設計人員的設計提供任何的幫助。同時現在有些大規(guī)模集成電路設計中往往帶有DSP Core或其它CPU Core。這些都使得單
        • 關鍵字: C  FPGA  SYSTEM  單片機  嵌入式系統  

        基于DSP+FPGA結構的小波圖像處理系統設計

        • 介紹了一種基于DSP+FPGA結構的小波圖像處理系統設計方案,以高性能數字信號處理器ADSP—BF535作為核心,結合現場可編程門陣列FPGA,實現了實時數字圖像處理。       小波分析是近年迅速發(fā)展起來的新興學科,與Fourier分析和Gabor變換相比,小波變換是時間(空間)頻率的局部化分析,它通過伸縮平移運算對信號逐步進行多尺度細化,最終達到高頻處時間細分和低頻處頻率細分,能自動適應時頻信號分析的要求,從而可聚焦到信號的任意細節(jié).解決了Fourier分
        • 關鍵字: DSP  FPGA  小波圖像處理  

        FPGA在智能儀表中的應用

        • 隨著微電子技術的發(fā)展,采用現場可編程門陣列(FPGA)進行數字信號處理得到了飛速發(fā)展。由于FPGA具有現場可編程的特點,可以實現專用集成電路,因此越來越受到硬件電路設計工程師們的青睞。 目前,在自動化監(jiān)測與控制儀器和裝置中,大多以8位或16位MCU為核心部件。然而伴隨著生產技術的進步和發(fā)展,對監(jiān)測與控制的要求也在不斷提高,面對日益復雜的監(jiān)測對象和控制算法,傳統的MCU往往不堪重負。把FPGA運用到這些儀表和設備中,可以減少這些儀器、設備的開發(fā)周期,大幅度提升這些儀器的性能,減少總成本和體積。 在低阻值
        • 關鍵字: FPGA)  測量  測試  單片機  嵌入式系統  智能儀表  

        FPGA在衛(wèi)星數字電視碼流轉發(fā)器設計中的應用

        • 1 引 言 由于數字電視能提供更清晰的圖像、更逼真的聲音、更大的屏幕,以及數字化傳輸方式所特有的高效數據傳輸率,可以在有限的傳輸頻帶內傳送更多的電視節(jié)目,正成為數字化視聽技術發(fā)展的一個新方向。作為數字電視前端設備中的衛(wèi)星數字電視碼流轉發(fā)器,簡稱為碼流機,其主要功能就是接收頻率為950~2 150 MHz的國內外數字衛(wèi)星節(jié)目信號進行QPSK解調,并轉換成ASI格式的MPEG-2傳輸流,輸出給TS流復用器、QAM調制器等前端設備處理后發(fā)射到數字電視終端用戶,即相當于有線電視臺轉播節(jié)目的信號源;同時他還輸出
        • 關鍵字: FPGA  單片機  電視碼流  嵌入式系統  衛(wèi)星  轉發(fā)器  

        Altera宣布基于FPGA的加速器支持Intel前端總線

        •   Altera公司宣布,XtremeData在其XD2000i可插入式FPGA協處理器模塊中選用了高性能Stratix® III FPGA,該模塊支持Intel的前端總線(FSB)。基于Intel Xeon處理器的服務器采用這一高性能計算方案后,能夠進一步增強處理能力。該模塊可直接插入雙插槽或者四插槽服務器的處理插槽中。與單個處理器相比,其加速性能提高了10倍到100倍,同時降低了系統總功耗。   XtremeData公司CEO Ravi Chandran評論說:“在高性能計算市場應用中,St
        • 關鍵字: Altera  FPGA  Intel  單片機  加速器  前端總線  嵌入式系統  
        共6431條 412/429 |‹ « 410 411 412 413 414 415 416 417 418 419 » ›|
        關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
        Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
        《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
        備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473
        主站蜘蛛池模板: 连江县| 定陶县| 恩施市| 鹤庆县| 威海市| 云霄县| 体育| 龙泉市| 股票| 平舆县| 兴业县| 澄江县| 元氏县| 清苑县| 绥芬河市| 昭平县| 库尔勒市| 寿阳县| 平陆县| 澜沧| 汉阴县| 屯留县| 临洮县| 阿克陶县| 乃东县| 茌平县| 晋中市| 永登县| 凌海市| 沙河市| 沙坪坝区| 来凤县| 马公市| 淮南市| 隆昌县| 慈溪市| 陆川县| 达孜县| 华亭县| 大姚县| 晴隆县|