fpga+arm 文章最新資訊

在DDR3 SDRAM存儲器接口中使用調(diào)平技術(shù)

　　引言　　DDR3 SDRAM存儲器體系結(jié)構(gòu)提高了帶寬，總線速率達(dá)到了600 Mbps至1.6 Gbps (300至800 MHz)，它采用1.5V工作，降低了功耗，90-nm工藝密度提高到2 Gbits。這一體系結(jié)構(gòu)的確速率更快，容量更大，單位比特的功耗更低，但是怎樣才能實現(xiàn)DDR3 SDRAM DIMM和FPGA的接口呢?調(diào)平技術(shù)是關(guān)鍵。如果FPGA I/O結(jié)構(gòu)中沒有直接內(nèi)置調(diào)平功能，和DDR3 SDRAM DIMM的接口會非常復(fù)雜，成本也高，需要采用大量的外部元件。那么，什么是調(diào)平技術(shù)，這一技
關(guān)鍵字： FPGA 存儲器 DDR3 SDRAM

松下新高清晰攝像機(jī)選用Altera Cyclone III FPGA

　　Altera公司宣布，松下公司在P2 HD專業(yè)廣播高清晰攝像機(jī)中選用了Cyclone® III FPGA。P2 HD AJ-HPX2700和P2 HD手持式AG-HPX170是松下公司為滿足全球范圍內(nèi)對高清晰(HD)廣播需求而開發(fā)的兩款無磁帶攝像機(jī)。　　隨著全球市場向HD的邁進(jìn)，廣播行業(yè)需要高清晰圖像質(zhì)量。在松下公司P2 HD專業(yè)廣播高清晰攝像機(jī)中，Cyclone III FPGA提供HD視頻處理功能，實現(xiàn)與P2存儲卡的接口，并控制LCD顯示屏。在所有低成本FPGA系列中，Cyclone
關(guān)鍵字： Altera FPGA 高清 HD

四通道超聲探傷卡的硬件設(shè)計

1 四通道超聲探傷卡的總體結(jié)構(gòu) 　　四通道超聲探傷卡的總體結(jié)構(gòu)框圖如圖1所示。從框圖中可以看出，其主要由超聲發(fā)射電路、通道選擇、放大濾波、數(shù)據(jù)采集壓縮、卡內(nèi)微處理器、USB接口等部分組成。　　四通道采用分時工作方式。四個通道分時進(jìn)行超聲發(fā)射，回波信號經(jīng)過通道選擇開關(guān)后進(jìn)行信號放大與帶通濾波，然后在FPGA的控制下進(jìn)行A/D轉(zhuǎn)換，采集的數(shù)據(jù)在FPGA內(nèi)實時壓縮后存入FPGA內(nèi)部的雙端口RAM中，然后由卡上的微處理器讀取數(shù)據(jù)，再次進(jìn)行數(shù)字濾波后通過USB接口向上位PC機(jī)傳送。 2 超聲波發(fā)射電路
關(guān)鍵字：微處理器探傷卡 FPGA 超聲波

基于ARM的視頻監(jiān)控終端的設(shè)計與實現(xiàn)

引言　　視頻監(jiān)控系統(tǒng)在工業(yè)、軍事、民用領(lǐng)域有著廣泛的應(yīng)用，為這些行業(yè)的安全防范和環(huán)境監(jiān)控起到了不可忽視的作用。視頻監(jiān)控系統(tǒng)正逐步由模擬化走向數(shù)字化，隨著半導(dǎo)體技術(shù)的飛速發(fā)展和多媒體視頻編解碼技術(shù)的日益成熟，高性能、復(fù)雜的視頻流壓縮算法在嵌入式系統(tǒng)中的應(yīng)用成為了現(xiàn)實。如今監(jiān)控系統(tǒng)多采用專用處理器或RISC嵌入式處理器與DSP相結(jié)合的方法實現(xiàn)，本文探討的是用ARM處理器與軟件壓縮相結(jié)合的辦法實現(xiàn)。視頻臨控系統(tǒng)總體設(shè)計　　首先需要對系統(tǒng)進(jìn)行總體規(guī)劃，將系統(tǒng)劃分成幾個功能模塊，確定各個模塊
關(guān)鍵字：嵌入式 DSP RISC 視頻臨控 ARM Linux

GPON脈沖模式接收器的低功率解決方案

為第一英里客戶(小型商業(yè)和家庭)提供支持語音、視頻和數(shù)據(jù)三重應(yīng)用的寬帶業(yè)務(wù)正在不斷發(fā)展。最終結(jié)果是支持 ...
關(guān)鍵字： GPON BMR 解決方案低功率相位變化以太網(wǎng)無源光網(wǎng)絡(luò) LatticeSC FPGA ONU 脈沖

MIMO-OFDMA無線基站的DSP-FPGA系統(tǒng)劃分

引言　　無線運(yùn)營商通過提供增強(qiáng)數(shù)據(jù)服務(wù)來提高單位用戶平均收益(ARPU)，這同時推動了對寬帶的需求，導(dǎo)致對數(shù)據(jù)速率的要求越來越高。而且，為用戶提供各種應(yīng)用體驗的要求也促使底層網(wǎng)絡(luò)體系結(jié)構(gòu)進(jìn)行變革。窄帶2G GSM、IS-95系統(tǒng)等以語音為中心的技術(shù)已經(jīng)發(fā)展到了基于WCDMA的HSDPA和HSUPA系統(tǒng)，峰值數(shù)據(jù)速率達(dá)到了10Mbps。今后的3GPP長期發(fā)展規(guī)范采用了多輸入多輸出(MIMO)等復(fù)雜的信號處理技術(shù)，以及正交頻分復(fù)用接入(OFDMA)和多載波碼分復(fù)用接入(MC-CDMA)等新的射頻技術(shù)，這些
關(guān)鍵字： MIMO WiMAX LTE 3G FPGA

基于USB2.0與FPGA技術(shù)的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計

　　近年來筆記本電腦迅速普及和更新，其中大部分已經(jīng)不配置RS232接口，而USB接口已成為今后一段時間PC機(jī)與外設(shè)接口的主流。本采集系統(tǒng)的設(shè)計構(gòu)建了一個基于USB接口的多功能通用數(shù)據(jù)采集、傳輸平臺，將嵌入式系統(tǒng)的實時性、靈活性和PC機(jī)強(qiáng)大的數(shù)據(jù)存儲、處理、顯示功能結(jié)合起來。該采集系統(tǒng)在智能儀器儀表、測控系統(tǒng)、工控系統(tǒng)等領(lǐng)域有廣闊的應(yīng)用前景。 1 系統(tǒng)總體結(jié)構(gòu)設(shè)計　　1.1 系統(tǒng)總體結(jié)構(gòu) 　　系統(tǒng)總體結(jié)構(gòu)框圖如圖1所示，系統(tǒng)包括：單片機(jī)與USB接口模塊、FPGA模塊、信號調(diào)理及A/D模塊。其中，單片
關(guān)鍵字：單片機(jī) USB FPGA A/D

基于DSP的嵌入式顯微圖像處理系統(tǒng)的設(shè)計

　　顯微圖像處理是數(shù)字圖像處理的一個重要研究領(lǐng)域，隨著其技術(shù)的不斷發(fā)展，已經(jīng)在材料、生物、醫(yī)學(xué)等領(lǐng)域得到了廣泛應(yīng)用[1][2]。目前的顯微圖像處理通常利用圖像采集系統(tǒng)將顯微圖像采集到計算機(jī)中再進(jìn)行圖像處理，這樣，雖然運(yùn)算速度高，但體積龐大、不便于攜帶，有一定的局限性。因此，采用數(shù)字圖像處理技術(shù)和DSP技術(shù)實現(xiàn)顆粒顯微圖像的高效、快速、全面的統(tǒng)計與測量，具有重要的實用價值和廣闊的應(yīng)用前景。本文提出并設(shè)計了一種基于DSP和FPGA的嵌入式顯微圖像采集處理系統(tǒng)，如圖1所
關(guān)鍵字： DSP 圖像處理顯微 FPGA

LPC2294的實時時鐘顯示工程設(shè)計分析

摘要 LPC2294是飛利浦半導(dǎo)體公司生產(chǎn)的基于ARM7TDMI-S內(nèi)核的芯片。本文介紹一個基于LPC2294的完整的時鐘顯示設(shè)計工程，給出啟動代碼的詳細(xì)設(shè)計過程，以廈時鐘顯示應(yīng)用程序的主要函敷說明。其中的啟動代碼設(shè)計過程可供一般的基于ARM7TDMI-S內(nèi)核的嵌入式處理囂芯片參考使用。關(guān)鍵詞 LPC2294，ARM嵌入式系統(tǒng)啟動代碼，RTC模塊，定時器模塊，VFD模塊PT6311 　　引言　　嵌入式系統(tǒng)是以應(yīng)用為中心，以計算機(jī)技術(shù)為基礎(chǔ)，軟硬件可裁剪，適應(yīng)于應(yīng)用系統(tǒng)對功能、
關(guān)鍵字：嵌入式 ARM LPC2294 RTC

GE Fanuc智能設(shè)備推出首個加固XMCV5夾層卡

　　針對數(shù)字信號處理應(yīng)用而設(shè)計；可應(yīng)用于最惡劣的環(huán)境當(dāng)中　　* Xilinx Virtex FPGA 處理器　　* 5種加固選項　　* 靈活配置選項　　* 兼容 VITA-42.0、VITA 42.2 和VITA 42.3 　　GE Fanuc 智能設(shè)備近日發(fā)布支持Xilinx Virtex-5 FPGA 的XMCV5夾層卡，以滿足軍事和航空領(lǐng)域客戶日益增長的對FPGA技術(shù)的需求。我們設(shè)計的XMCV5應(yīng)用范圍十分廣泛，在數(shù)字信號(DSP)處理應(yīng)用方面，可應(yīng)用于地面移動通信、飛機(jī)固定和旋
關(guān)鍵字： FPGA 數(shù)字信號處理 GE Fanuc 夾層卡

Spartan-3 FPGA系列中高效PCB布局的LVDS信號倒相

　　提要　　在比較簡單的未大量使用過孔的四層或六層 PCB 上，可能很難對 LVDS 或 LVPECL 這類差分信號布線。其原因是，驅(qū)動器上的正極引腳必須驅(qū)動接收器上的相應(yīng)正極引腳，而負(fù)極引腳則必須驅(qū)動接收器的負(fù)極引腳。有時跡線以錯誤的方向結(jié)束，這實際上是向電路中添加了一個倒相器。本應(yīng)用指南說明 Spartan?- 3 FPGA 系列如何僅通過在接收器數(shù)據(jù)通路中加入一個倒相器即可避免大量使用過孔，并且在不要求 PCB 重新設(shè)計的情況下即可解決意外的 PCB 跡線交換問題。這項技術(shù)同樣適用于將 FPGA
關(guān)鍵字： PCB LVDS 倒相器 FPGA SDR

3G系統(tǒng)中AGC的FPGA設(shè)計實現(xiàn)

　　1 引言　　大多數(shù)接收機(jī)必須處理動態(tài)范圍很大的信號，這需要進(jìn)行增益調(diào)整，以防止過載或某級產(chǎn)生互調(diào)，調(diào)整解調(diào)器的工作以優(yōu)化工作。在現(xiàn)代無線電接收裝置中。可變增益放大器是電控的，并且當(dāng)接收機(jī)中使用衰減器時，他們通常都是由可變電壓控制的連續(xù)衰減器。控制應(yīng)該是平滑的并且與輸入的信號能量通常成對數(shù)關(guān)系(線性分貝)。在大多數(shù)情況下，由于衰落，AGC通常用來測量輸入解調(diào)器的信號電平，并且通過反饋控制電路把信號電平控制在要求的范同內(nèi)。　　2 系統(tǒng)總體設(shè)計　　在本設(shè)計中，前端TD_SCDM
關(guān)鍵字： TD_SCDMA AGC FPGA RSP IIR

MID產(chǎn)業(yè)狹路相逢英國小個子

　　一家年營收大約5億美元、名為ARM的英國“小個子”企業(yè)，正與全球處理器巨頭英特爾不斷“擦槍走火”，原因是英特爾力推的MID(移動互聯(lián)網(wǎng)終端)業(yè)務(wù)可能擠壓它的地盤。　　“我們不會假裝聽不到他們在攻擊我們，盡管我們跟他們并非直接競爭對手。”日前，ARM全球CEO沃倫·伊斯特在上海接受《第一財經(jīng)日報》專訪時說。　　ARM是全球?qū)ｉT從事半導(dǎo)體IP(知識產(chǎn)權(quán))授權(quán)的公司。在目前全球通訊市場，它的處理器架構(gòu)幾乎壟斷了近1
關(guān)鍵字： ARM 處理器英特爾 MID

利用FPGA實現(xiàn)工業(yè)以太網(wǎng)交換機(jī)設(shè)計優(yōu)化

利用FPGA實現(xiàn)工業(yè)以太網(wǎng)交換機(jī)設(shè)計優(yōu)化,工業(yè)以太網(wǎng)技術(shù)一直在進(jìn)步，并越來越普及，而設(shè)計師面臨著對高性價比工業(yè)交換機(jī)日益強(qiáng)勁的需求。基于ASIC和ASSP的交換機(jī)因其架構(gòu)固定，所以實際上沒有余地定制出新的系統(tǒng)特性。為了增加特性設(shè)計一般要推倒重來，此舉會導(dǎo)致額外的設(shè)計時間和成本支出。但如上所述的支持IEEE 1588交換機(jī)的FPGA設(shè)計可節(jié)省6到9個月的工程時間，并提供給設(shè)計師夢寐以求的靈活性，幫助他們實現(xiàn)精確定時協(xié)議（PTP）、支持多個工業(yè)以太網(wǎng)標(biāo)準(zhǔn)、額外的標(biāo)準(zhǔn)接口或者其它可能的定制特性。
關(guān)鍵字：交換機(jī) 設(shè)計優(yōu)化以太網(wǎng) 工業(yè) FPGA 實現(xiàn) 利用

在高清晰LCD HDTV中使用Cyclone III FPGA

　　引言　　當(dāng)今的液晶顯示(LCD) 技術(shù)在高清晰電視(HDTV) 領(lǐng)域得到了廣泛應(yīng)用，其挑戰(zhàn)在于如何獲得更高的分辨率，實現(xiàn)更快的數(shù)據(jù)速率。提高數(shù)據(jù)速率需要專業(yè)圖像處理算法來支持快速移動的視頻。業(yè)界遇到的主要問題是：怎樣實現(xiàn)這些算法，率先將產(chǎn)品推向市場，并且能夠控制好產(chǎn)品功耗? 　　為解決這一問題，當(dāng)硬件平臺和不同尺寸的LCD 顯示屏連接時，設(shè)計人員需要確定怎樣重新配置圖像處理算法。面積較大的LCD 顯示屏需要更快的數(shù)據(jù)速率，因此，難點(diǎn)在于怎樣根據(jù)顯示屏大小來調(diào)整數(shù)據(jù)速率。　　采用新的低成本Cy
關(guān)鍵字： FPGA Cyclone III LCD HDTV