fpga ip 文章 最新資訊
基于Linux操作系統(tǒng)下的TCP/IP網(wǎng)絡(luò)通信研究與應(yīng)用
- 1 引言 Linux是一種自由的Unix類多用戶，多任務(wù)的操作系統(tǒng)，可在運行在Intel 80386及更高檔次的PC機、ARMS、MIPS和PowerPC等多種計算機平臺，已成為應(yīng)用廣泛、可靠性高、功能強大的計算機操作系統(tǒng)，Linux具有內(nèi)核小、效率高、源代碼開放等優(yōu)點，還內(nèi)含了TCP/IP網(wǎng)絡(luò)協(xié)議，很適合在服務(wù)器領(lǐng)域使用，而服務(wù)器主要用途之一就是進行網(wǎng)絡(luò)通信，隨著計算機辦公自動化處理技術(shù)的應(yīng)用與推廣，網(wǎng)絡(luò)的不斷普及，傳統(tǒng)的紙張式文件傳輸方式已經(jīng)不再適合發(fā)展的需要，人們更期待一種便捷、高效、環(huán)保、安全的網(wǎng)
- 關(guān)鍵字： Linux TCP/IP 通訊 網(wǎng)絡(luò) 網(wǎng)絡(luò)通信 無線
FPGA與DS18B20型溫度傳感器通信的實現(xiàn)
- DS18B20是DALLAS公司生產(chǎn)的一線式數(shù)字溫度傳感器，采用3引腳TO-92型小體積封裝；溫度測量范圍為-55℃～+125℃，可編程為9位～12位A/D轉(zhuǎn)換精度，測溫分辨率可達0.0625℃，被測溫度用符號擴展的16位數(shù)字量方式串行輸出。 一線式(1-WIRE)串行總線是利用1條信號線就可以與總線上若干器件進行通信。具體應(yīng)用中可以利用微處理器的I/O端口對DS18B20直接進行通信，也可以通過現(xiàn)場可編程門陣列(FPGA)等可編程邏輯器件(PLD)實現(xiàn)對1-WIRE器件的通信。
- 關(guān)鍵字： DS18B20 FPGA 傳感器 單片機 嵌入式系統(tǒng)
基于IP核的FPGA設(shè)計方法
- 前 言 幾年前設(shè)計專用集成電路(ASIC) 還是少數(shù)集成電路設(shè)計工程師的事, 隨著硅的集成度不斷提高,百萬門的ASIC 已不難實現(xiàn), 系統(tǒng)制造公司的設(shè)計人員正越來越多地采用ASIC 技術(shù)集成系統(tǒng)級功能(System L evel In tegrete - SL I) , 或稱片上系統(tǒng)(System on a ch ip ) , 但ASIC 設(shè)計能力跟不上制造能力的矛盾也日益突出。現(xiàn)在設(shè)計人員已不必全部用邏輯門去設(shè)計ASIC, 類似于用集成電路( IC) 芯片在印制板上的設(shè)計,ASIC 設(shè)計人員可以應(yīng)用等
- 關(guān)鍵字： ASIC CPLD FPGA IP 單片機 嵌入式系統(tǒng)
基于并行流水線結(jié)構(gòu)的可重配FIR濾波器的FPGA實現(xiàn)
- 1 并行流水結(jié)構(gòu)FIR的原理 在用FPGA或?qū)Ｓ眉呻娐穼崿F(xiàn)數(shù)字信號處理算法時，計算速度和芯片面積是兩個相互制約的主要問題。實際應(yīng)用FIR濾波器時，要獲得良好的濾波效果，濾波器的階數(shù)可能會顯著增加，有時可能會多達幾百階。因此，有必要在性能和實現(xiàn)復(fù)雜性之間做出選擇，也就是選擇不同的濾波器實現(xiàn)結(jié)構(gòu)。這里運用并行流水線結(jié)構(gòu)來實現(xiàn)速度和硬件面積之間的互換和折衷。 在關(guān)鍵路徑插入寄存器的流水線結(jié)構(gòu)是提高系統(tǒng)吞吐率的一項強大的實現(xiàn)技術(shù)，并且不需要大量重復(fù)設(shè)置硬件。流水線的類型主要分為兩種：算術(shù)流水線和指令流水線
- 關(guān)鍵字： FIR濾波器 FPGA 并行流水線 單片機 可重配 嵌入式系統(tǒng)
聯(lián)電加入PFI 臺積電3A計劃25家IP業(yè)者加入
- 晶圓代工業(yè)者不僅是專營制造，也逐漸扮演產(chǎn)業(yè)策略聯(lián)盟的參與者及推手。由EDA業(yè)者益華(Cadence)所發(fā)起的業(yè)界組織Power Forward Initiative(PFI)宣布獲得聯(lián)電的支持加入，共同投入未來通用功率格式(Common Power Format)設(shè)計開發(fā)；而臺積電連續(xù)在4月美國舉辦3廠的技術(shù)論壇，也揭示其整合半導(dǎo)體界IP的企圖心，宣示其3A(Active Accuracy Assurance)計劃，目前已包括25家IP業(yè)者投效此
- 關(guān)鍵字： IP PFI 聯(lián)電 臺積電 通訊 網(wǎng)絡(luò) 無線
FPGA設(shè)計的驗證技術(shù)及應(yīng)用原則
- FPGA設(shè)計和驗證工程師當(dāng)今面臨的最大挑戰(zhàn)之一是時間和資源制約。隨著FPGA在速度、密度和復(fù)雜性方面的增加，完成一個完整時序驗證對人力和計算機處理器、存儲器提出了更多更高的要求。 隨著FPGA器件體積和復(fù)雜性的不斷增加，設(shè)計工程師越來越需要有效的驗證方。時序仿真可以是一種能發(fā)現(xiàn)最多問題的驗證方法，但對許多設(shè)計來說，它常常是最困難和費時的方法之一。過去，采用標(biāo)準(zhǔn)臺式計算機的時序仿真是以小時或分鐘計算的，但現(xiàn)在對某些項目來說，在要求采用高性能64位服務(wù)器的情況下，其測試時間卻要幾天甚至幾周。這樣，這種
- 關(guān)鍵字： FPGA 驗證
基于ARM的FPGA加載配置實現(xiàn)
- 引言 基于SRAM工藝FPGA在每次上電后需要進行配置，通常情況下FPGA的配置文件由片外專用的EPROM來加載。這種傳統(tǒng)配置方式是在FPGA的功能相對穩(wěn)定的情況下采用的。在系統(tǒng)設(shè)計要求配置速度高、容量大、以及遠(yuǎn)程升級時，這種方法就顯得很不實際也不方便。本文介紹了通過ＡＲＭ對可編程器件進行配置的的設(shè)計和實現(xiàn)。 1 配置原理與方式 1.1 配置原理 在FPGA正常工作時，配置數(shù)據(jù)存儲在SRAM單元中，這個SRAM單元也被稱為配置存儲（Configuration RAM）。由于SRAM是易失性的存
- 關(guān)鍵字： ARM FPGA 單片機 配置 嵌入式系統(tǒng)
基于SYSTEM C的FPGA設(shè)計方法
- 一、概述 隨著VLSI的集成度越來越高，設(shè)計也越趨復(fù)雜。一個系統(tǒng)的設(shè)計往往不僅需要硬件設(shè)計人員的參與，也需要有軟件設(shè)計人員的參與。軟件設(shè)計人員與硬件設(shè)計人員之間的相互協(xié)調(diào)就變的格外重要，它直接關(guān)系到工作的效率以及整個系統(tǒng)設(shè)計的成敗。傳統(tǒng)的設(shè)計方法沒有使軟件設(shè)計工作與硬件設(shè)計工作協(xié)調(diào)一致，而是將兩者的工作割裂開來。軟件算法的設(shè)計人員在系統(tǒng)設(shè)計后期不能為硬件設(shè)計人員的設(shè)計提供任何的幫助。同時現(xiàn)在有些大規(guī)模集成電路設(shè)計中往往帶有DSP Core或其它CPU Core。這些都使得單
- 關(guān)鍵字： C FPGA SYSTEM 單片機 嵌入式系統(tǒng)
基于DSP+FPGA結(jié)構(gòu)的小波圖像處理系統(tǒng)設(shè)計
- 介紹了一種基于DSP+FPGA結(jié)構(gòu)的小波圖像處理系統(tǒng)設(shè)計方案，以高性能數(shù)字信號處理器ADSP—BF535作為核心，結(jié)合現(xiàn)場可編程門陣列FPGA，實現(xiàn)了實時數(shù)字圖像處理。 小波分析是近年迅速發(fā)展起來的新興學(xué)科，與Fourier分析和Gabor變換相比，小波變換是時間(空間)頻率的局部化分析，它通過伸縮平移運算對信號逐步進行多尺度細(xì)化，最終達到高頻處時間細(xì)分和低頻處頻率細(xì)分，能自動適應(yīng)時頻信號分析的要求，從而可聚焦到信號的任意細(xì)節(jié)．解決了Fourier分
- 關(guān)鍵字： DSP FPGA 小波圖像處理
嵌入式TCP／IP的優(yōu)化設(shè)計與硬件實現(xiàn)
- 提出一種嵌入式系統(tǒng)中實現(xiàn)TCP／IP的解決方案。通過優(yōu)化設(shè)計清晰的TCP／IP和應(yīng)用層接口、防止多余的內(nèi)存拷貝和實現(xiàn)數(shù)據(jù)包整序重發(fā)及窗口控制，分析在嵌入式系統(tǒng)上實現(xiàn)TCP／IP的速度、程序大小、內(nèi)存大小以及編譯囂等特點，并針對這些特，最提出實現(xiàn)TCP／IP的技巧和方法。 隨著計算機網(wǎng)絡(luò)技術(shù)和電子信息技術(shù)的迅猛發(fā)展，Internet的使用越來越普及，信息家電和智能儀表等能夠接入Iriternet的非PC設(shè)備越來越多，將各類電子設(shè)備接入Internet的需求也越來越大
- 關(guān)鍵字： TCP/IP 嵌入式
FPGA在智能儀表中的應(yīng)用
- 隨著微電子技術(shù)的發(fā)展，采用現(xiàn)場可編程門陣列(FPGA)進行數(shù)字信號處理得到了飛速發(fā)展。由于FPGA具有現(xiàn)場可編程的特點，可以實現(xiàn)專用集成電路，因此越來越受到硬件電路設(shè)計工程師們的青睞。 目前，在自動化監(jiān)測與控制儀器和裝置中，大多以8位或16位MCU為核心部件。然而伴隨著生產(chǎn)技術(shù)的進步和發(fā)展，對監(jiān)測與控制的要求也在不斷提高，面對日益復(fù)雜的監(jiān)測對象和控制算法，傳統(tǒng)的MCU往往不堪重負(fù)。把FPGA運用到這些儀表和設(shè)備中，可以減少這些儀器、設(shè)備的開發(fā)周期，大幅度提升這些儀器的性能，減少總成本和體積。 在低阻值
- 關(guān)鍵字： FPGA) 測量 測試 單片機 嵌入式系統(tǒng) 智能儀表
一種基于PCI IP核的碼流接收卡的設(shè)計
- 前言 隨著數(shù)字化廣播電視技術(shù)的迅速發(fā)展和基于MPEG-2標(biāo)準(zhǔn)的圖像壓縮和復(fù)用技術(shù)的完善，利用PC對大容量信息的處理變得日益重要，如基于PC的軟復(fù)用器的實現(xiàn)，使得通過PC接收DVB(數(shù)字視頻廣播)碼流已逐漸成為一項不可替代的多媒體數(shù)據(jù)接收技術(shù)。因此，設(shè)計基于PC平臺的DVB 碼流接收卡是數(shù)字廣播電視發(fā)展的需要。 由于DVB-ASI信號的平均傳輸速率為270 Mbps，而DVB傳輸流又要求保證接收的實時性，因此本文選擇了PCI總線。33MHz、32位
- 關(guān)鍵字： IP PCI 碼流接收卡 通訊 網(wǎng)絡(luò) 無線
fpga ip介紹
您好，目前還沒有人創(chuàng)建詞條fpga ip!
歡迎您創(chuàng)建該詞條，闡述對fpga ip的理解，并與今后在此搜索fpga ip的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對fpga ip的理解，并與今后在此搜索fpga ip的朋友們分享。 創(chuàng)建詞條
fpga ip相關(guān)帖子
fpga ip資料下載
fpga ip專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473