- 狀態機設計是HDL設計里面的精華，幾乎所有的設計里面都或多或少地使用了狀態機的思想。狀態機，顧名思義，就是一系列狀態組成的一個循環機制，這樣的結構使得編程人員能夠更好地使用HDL語言，同時具有特定風格的狀態機也能提高程序的可讀性和調試性。
- 關鍵字：
VerilogHDL 狀態機 FPGA
- 用always塊設計純組合邏輯電路時，在生成組合邏輯的always塊中，參與賦值的所有信號都必須有明確的值，即在賦值表達式右端參與賦值的信號都必需在always @(敏感電平列表)中列出。
- 關鍵字：
VerilogHDL 邏輯綜合 FPGA
- 在移動通信和高速無線數據通信中，多徑效應和信道帶寬的有限性以及信道特性的不完善性導致數據傳輸時不可避免的產生碼間干擾，成為影響通信質量的主要因素，而信道的均衡技術可以消除碼間干擾和噪聲，并減少誤碼率。其中判決反饋均衡器（DFE）是一種非常有效且應用廣泛得對付多徑干擾得措施。
- 關鍵字：
無線數據通訊 可配置均衡器 FPGA
- 當創建一個 DSP 算法的數學模型時，MATLAB 是天然之選，且出于硬件考慮，可以無阻礙地使用。將一個算法轉換為在 FPGA 上實現的定點模型是一個復雜的、可從 AccelDSP Synthesis 綜合工具提供的自動化、加速和可視化功能中大大受益的過程。
- 關鍵字：
DSP算法 matlab FPGA
- 本節旨在通過給定的工程實例——“蜂鳴器播放梁祝音樂”來熟悉Altera Quartus II軟件的基本操作、設計、編譯及仿真流程。同時使用基于Altera FPGA的開發板將該實例進行下載驗證，完成工程設計的硬件實現，熟悉Altera FPGA開發板的使用及配置方式。
- 關鍵字：
Cyclone Altera FPGA QuartusII FPGA最小系統
- FPGA最小系統是可以使FPGA正常工作的最簡單的系統。它的外圍電路盡量最少，只包括FPGA必要的控制電路。一般所說的FPGA的最小系統主要包括：FPGA芯片、下載電路、外部時鐘、復位電路和電源。如果需要使用NIOS II軟嵌入式處理器還要包括：SDRAM和Flash。一般以上這些組件是FPGA最小系統的組成部分。
- 關鍵字：
FPGA最小系統 Altera NiosII Flash SDRAM
- 結合FPGA和Linux雙方優勢，可以很好地滿足嵌入式系統設計需求，量體裁衣，去除冗余。本文給出了一種基于Xilinx FPGA的嵌入式Linux操作系統解決方案。
- 關鍵字：
操作系統加載 Linux FPGA
- 實際的工程中，純粹單時鐘系統設計的情況很少，特別是設計模塊與外圍芯片的通信中，跨時鐘域的情況經常不可避免。如果對跨時鐘域帶來的亞穩態、采樣丟失、潛在邏輯錯誤等等一系列問題處理不當，將導致系統無法運行。本文總結出了幾種同步策略來解決跨時鐘域問題。
- 關鍵字：
跨時鐘域 同步時序 FPGA
- SPI(Serial Peripheral Interface，串行外圍設備接口)是一種高速、全雙工、同步的通信總線，在芯片的引腳上只占用4根線，不僅節約了芯片的引腳，同時在PCB的布局上還節省空間。正是出于這種簡單、易用的特性，現在越來越多的芯片集成了這種通信協議。
- 關鍵字：
復用編程 SPIFlash FPGA
- 提出一種基于IEC61850和SoPC的數字化變電站計量儀表設計方案。在DE2—70開發板的基礎上，首先依據IEC61850標準對數字化變電站計量儀表進行了總體設計；其次對基于FPGA的電量參數算法進行了研究；最后完成了光纖通信電路、快速以太網接口電路、雙軟核SoPC系統等硬件電路的設計。基于FPGA的數字化變電站計量儀表設計方案具有設計
- 關鍵字：
數字化變電站 SOPC FPGA
flash fpga介紹
您好，目前還沒有人創建詞條flash fpga!
歡迎您創建該詞條，闡述對flash fpga的理解，并與今后在此搜索flash fpga的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
