- 摘要：基于FPGA硬件實現固定倍率的圖像縮放，將2維卷積運算分解成2次1維卷積運算，對輸入原始圖像像素先進行行方向的卷積，再進行列方向的卷積，從而得到輸出圖像像素。把圖像縮放過程設計為一個單元體的循環過程，在
- 關鍵字：
FPGA 倍率 圖像
- 基于ARM和FPGA的時間同步儀控制單元設計,摘要 以時間同步儀的功能為出發點，設計了基于ARM和FPGA的控制系統，該系統以ARM芯片S3C2440A為控制核心，在FPGA芯片XCS30的輔助控制下，完成了時間同步儀系統的人機交互、參數設定、電文處理、遠程控制等功能。通
- 關鍵字：
控制 單元 設計 同步 時間 ARM FPGA 基于
- DSP與AD轉換器的接口電路設計,摘要：在以DSP為核心的數字信號處理系統中，模數轉換是系統重要的組成部分。作者以德州儀器公司的TMS320C6203B與ADS5422為例，詳細說明了DSP與AD轉換器的接口電路設計方法。最后還介紹了DSP控制數據采集的軟件流程。
- 關鍵字：
電路設計 接口 轉換器 AD DSP
- 電子產品世界,為電子工程師提供全面的電子產品信息和行業解決方案,是電子工程師的技術中心和交流中心,是電子產品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網絡家園
- 關鍵字：
DSP 低功耗設計 RTP（重復指令）
- 電子產品世界,為電子工程師提供全面的電子產品信息和行業解決方案,是電子工程師的技術中心和交流中心,是電子產品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網絡家園
- 關鍵字：
TMS320C54xx DSP USB
- 電子產品世界,為電子工程師提供全面的電子產品信息和行業解決方案,是電子工程師的技術中心和交流中心,是電子產品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網絡家園
- 關鍵字：
HPI DSP TMS320VC5402
- 摘要 電力線通信設備的研發需要一種標準化的測試平臺對電力線信道進行實時仿真，通過信道傳輸特性和各種噪聲進行全面的測試和驗證，而目前缺乏這樣的平臺。文中對電力線信道傳輸特性和噪聲進行了深入研究，并在此基礎
- 關鍵字：
設計 實現 FPGA 系統 仿真 電力線
- O.引言本系統利用單片機和FPGA有效的結合起來共同實現等精度頻率測量和IDDS技術，發揮各自的優點，使設計變得更加容易和靈活，并具有頻率測量范圍寬、產生的波形頻率分辨率高及精度大等特點。系統方便靈活，測量精度
- 關鍵字：
FPGA IDDS 單片機 等精度頻率測量
- 摘要 雷達信號的檢測多是在干擾背景下進行，如何從干擾中提取目標信號，不僅要求有一定的信噪比，而且必需有恒虛警處理設備。恒虛警處理是雷達信號處理的重要組成部分，慢門限恒虛警處理主要是針對接收機熱噪聲，文中
- 關鍵字：
FPGA 慢門限 恒虛警處理 電路設計
- 摘要 以Spartan-3E系列FPGA為核心控制模塊，結合AD10242模數轉換芯片和MXP-123MD-F光收發模塊，實現了高速數據采集和光纖傳輸 其中FPGA用于實現數據控制、雙口RAM和8B／10B編解碼等功能。該數據采集控制模塊具有性能
- 關鍵字：
FPGA 高速數據 采集控制 模塊設計
- 摘要 利用FPGA控制模塊，設計了OLED真彩色動態圖像驅動控制電路。介紹采用FPGA實現OLED外圍控制電路和256級灰度的方法，并分析電路中模塊的作用及整個電路的工作過程。電路系統采用基于Altera公司的FPCA技術進行設計
- 關鍵字：
FPGA OLED 彩色顯示
- Tensilica日前宣布，按Linley集團的數據，公司在2011年全球含DSP IP核(數字信號處理)的芯片出貨量排行榜中位列榜眼，Linley集團是業界領先的網絡、移動和無線半導體行業的獨立分析機構。Tensilica的市場增長主要應歸功于對數字信號處理的重視以及在智能手機、家庭娛樂和通信LTE基礎設施方面的銷售增長。2011年Tensilica含 DSP內核的器件的出貨量較2010年增長近一倍。
Linley集團創始人兼總裁Linley Gwennap表示：“在分析2011年
- 關鍵字：
Tensilica DSP
- 電子產品世界,為電子工程師提供全面的電子產品信息和行業解決方案,是電子工程師的技術中心和交流中心,是電子產品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網絡家園
- 關鍵字：
DSP I2C 總線軟件包
- 電子產品世界,為電子工程師提供全面的電子產品信息和行業解決方案,是電子工程師的技術中心和交流中心,是電子產品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網絡家園
- 關鍵字：
DSP 遠程監控 Internet網絡
- 摘要：基于FPGA的二取二總線數據比較器實現聯鎖邏輯運算的兩塊CPU板總線數據的實時校核。在兩條總線數據比較一致且總線數據的CRC校核通過時兩個FPGA分別輸出互為反相的動態脈沖，板上驅動電路輸出信號控制板外供電繼電器對聯鎖系統驅動單元供電，否則通過停止輸出動態脈沖在50ms內切斷供電繼電器。
- 關鍵字：
FPGA CPU 201206
dsp＋fpga介紹
您好，目前還沒有人創建詞條dsp＋fpga!
歡迎您創建該詞條，闡述對dsp＋fpga的理解，并與今后在此搜索dsp＋fpga的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
