- 本文通過對一個典型順序控制電路梯形圖的VHDL程序設計與時序仿真，表明梯形圖-VHDL設計方法是正確可行的。
- 關鍵字：
VHDL CPLD 梯形圖 方法研究
- 1.引言
隨著大規模集成電路和單片機的迅速發展，復雜可編程邏輯器件（CPLD）具有使用靈活、可靠性高、功能強大的優點，在電子產品設計中得到了廣泛的應用。CPLD可實現在系統編程，重復多次，而且還兼容IEEE1149.1(JTAG)標準的測試激勵端和邊界掃描能力，使用CPLD器件進行開發，不僅可以提高系統的集成化程度、可靠性和可擴充性，而且大大縮短產品的設計周期。由于CPLD采用連續連接結構，易于預測延時，從而使電路仿真更加準確。CPLD是標準的大規模集成電路產品，可用于各種數字邏輯系統
- 關鍵字：
CPLD 測量 測試 沖擊波 記錄儀
- 基于CCD的圖像采集處理系統的研究 濟南山東大學信息科學與工程學院(250100) 黃素貞 尹立新 張國梁 摘 要：以CCD作為圖像傳感器,以CPLD作為圖像采集系統的控制核心,以DSP作為基本圖像處理單元,實現了圖像自動采集處理系統,完成了圖像的快速采集、存儲及數據處理。不僅對系統的硬件設計和軟件設計進行了討論,而且對應用的算法也進行了簡單的介紹。 關鍵詞：CPLD CCD A/D DSP 圖像處理
CCD是一種光電轉換式圖像傳感器。它利用光電轉換原理把圖像信息直接轉換成電信
- 關鍵字：
A/D CCD CPLD DSP 圖像處理
- 蓄電池在電力系統中是一種必備的后備電源且數量較多, 其使用壽命和安全可靠性倍受用戶關注。但由于使用不當或者不能及時維護，經常會導致蓄電池組中個別蓄電池的過放電或者早期失效。過放電或者早期失效的個別蓄電池在后備電源投入使用時,會嚴重影響整個電池組的放電容量,甚至會導致整個供電系統的崩潰。因此，為保證在市電被切斷時用電設備能夠安全可靠運行,避免蓄電池在長期使用過程中因個別電池過放電或者失效而引發事故帶來經濟損失,對蓄電池進行實時在線監測和及時的故障診斷成為蓄電池維護工作的一個極為重要 方面。本文介紹的基于ST
- 關鍵字：
CPLD 工業控制 監測系統 蓄電池 工業控制
- 管ＦＰＧＡ和ＣＰＬＤ都是可編程ＡＳＩＣ器件,有很多共同特點,但由于ＣＰＬＤ和ＦＰＧＡ結構上的差異,具有各自的特點:①ＣＰＬＤ更適合完成各種算法和組合邏輯,ＦＰ ＧＡ更適合于完成時序邏輯。換句話說,ＦＰＧＡ更適合于觸發器豐富的結構,而ＣＰＬＤ更適合于觸發器有限而乘積項豐富的結構。②ＣＰＬＤ的連續式布線結構決定了它的時序延遲是均勻的和可預測的,而ＦＰＧＡ的分段式布線結構決定了其延遲的不可預測性。
③在編程上ＦＰＧＡ比ＣＰＬＤ具有更大的靈活性。ＣＰＬＤ通過修改具有固定內連電路的邏輯功能來編程,ＦＰＧＡ主要通過
- 關鍵字：
CPLD FPGA
- 1 引言
在80年代中期，為了滿足不同自動化領域的應用需求，出現了擁有不同技術特點的現場總線。每一種現場總線都有自己的應用領域，并且都力圖拓展其應用領域，以擴張其技術壟斷范圍。但每種現場總線都以一個或幾個大型跨國公司為背景，公司的利益與總線的發展息息相關。這些公司競爭的結果是多種總線協調共存。據不完全統計,目前國際上有200多種現場總線,而其中占據市場主流的現場總線有十幾種[1]。現場總線的多樣性，為總線設備用戶提供了更多產品選擇的同時，也為總線用戶帶了總線設備間兼容性問題。工廠在擴建，改
- 關鍵字：
CAN PROFIBUS-DP 通訊 網關 網絡 無線 總線
- 引言
隨著電子技術的應用和發展，數字信號處理內容日益復雜，同時，很多情況下要求整個系統具有低功耗的特點。為滿足這種要求，DSP芯片設計技術也在向低功耗、高性能的方向發展。從處理速度來看，TMS320VC5502的運算能力已經達到了600MMACS，即每秒鐘可以完成6億次乘加運算。從功耗來看，TMS320VC5502內核電壓只有1.26V，整個芯片的功耗也大大降低了。本文介紹了基于TMS320VC5502和CPLD XC95144的低功耗多路數據處理系統。
模擬信號的輸入經過50Hz陷波電路(濾除工頻
- 關鍵字：
ADS7805 CPLD DSP 單片機 嵌入式系統 數據處理
- 引言
異步串行通信是現代電子系統中最常用的數據信息傳輸方式之一，一般情況下，為了能夠正確地對異步串行數據進行發送和接收，就必須使其接收與發送的碼元同步，位同步時鐘信號不僅可用來對輸入碼元進行檢測以保證收發同步，而且在對接收的數字碼元進行各種處理等過程中，也可以為系統提供一個基準的同步時鐘。
本文介紹的位同步時鐘的提取方案，原理簡單且同步速度較快。整個系統采用VerilogHDL語言編寫，并可以在CPLD上實現。
位同步時鐘的提取原理
本系統由一個跳變沿捕捉模塊、一個狀態寄存器和一個可控計數器共三
- 關鍵字：
CPLD 串行通信 電源技術 模擬技術 同步時鐘
- 引言
隨著新一代作戰飛機大量裝備現役，機載雷達設備的維修任務越來越繁重，現代化的仿真測試系統成為重要的維修設備。雷達信號的仿真又是測試系統中必不可少的。但采用函數/任意波發生器組成測試系統，不僅增加系統成本，而且還給系統軟件設計增加不必要的負擔。為此，提出了一種基于CPLD的雷達仿真信號的實現方案，它能為機載雷達測試系統提供所需的多種典型的重頻脈沖及制導信號。
雷達仿真信號發生器的結構
雷達仿真信號發生器主要由輸入輸出控制和產生仿真信號的CPLD芯片兩部分組成。輸入輸出控制信號是利用測試系統的
- 關鍵字：
CPLD 單片機 仿真信號 嵌入式系統
- 引言被動聲源探測定位技術是一種利用聲學傳聲器陣列和電子裝置接收運動目標的輻射噪聲,以確定目標所處位置的技術。本文正是基于聲探測技術原理和成熟的微電子技術, 采用TI公司的32位浮點DSP芯片TMS320VC33-150來實現聲源目標的探測定位算法，并輔之以ADC、CPLD、單片機等器件來實現聲源信號的采集、系統邏輯控制以及通信功能。對于數字電路的邏輯控制功能，本文選用了Altera公司的CPLD芯片EPM7128AETC100-10來實現。該芯片功耗低、資源豐富、內部延時固定，有助于時序邏輯電路的設計。本
- 關鍵字：
CPLD DSP 測量 測試 單片機 嵌入式系統
- 引言
隨著EDA技術得發展，CPLD已經在許多方面得到了廣泛應用，而串行通信是實現遠程測控的重要手段。本文利用VHDL語言在CPLD上實現了串行通信，完全可以脫離單片機使用，克服了單片機的許多缺點。
串口結構及內容
本設計所采用的是異步通信方式，可以規定傳輸的一個數據是10位，其中最低位為啟動位(邏輯0低電平)，最高位為停止位(邏輯1高電平)，中間8位是數據位。為了方便對數據進行正確控制，選取發送(接受)每位數據用4個時鐘周期。為了能夠達到串行通信的波特率，例如4800B/s，則需把時鐘頻率設
- 關鍵字：
CPLD VHDL 串行通信 單片機 嵌入式系統
- 本文討論的四種常用FPGA/CPLD設計思想與技巧：乒乓操作、串并轉換、流水線操作、數據接口同步化，都是FPGA/CPLD...
- 關鍵字：
CPLD ASIC 設計
dp-cpld介紹
您好，目前還沒有人創建詞條dp-cpld!
歡迎您創建該詞條，闡述對dp-cpld的理解，并與今后在此搜索dp-cpld的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
