ddr 文章進(jìn)入ddr技術(shù)社區(qū)

DDR內(nèi)存的發(fā)展簡(jiǎn)史：和三星有關(guān)

　　DDR的種類：　　1、DDR SDRAM：Double Data Rate Synchronous Dynamic Random Access Memory，雙倍數(shù)據(jù)率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器;　　2、DDR2 SDRAM：Double-Data-Rate Two Synchronous Dynamic Random Access Memory，第二代雙倍數(shù)據(jù)率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器;　　3、DDR3 SDRAM：Double-Data-Rate Three Synchronous Dynamic Ra
關(guān)鍵字： DDR 三星

國(guó)產(chǎn)內(nèi)存即將到來可業(yè)內(nèi)卻判DDR死刑

似乎中國(guó)已經(jīng)要趕上國(guó)外主流水準(zhǔn)，但是業(yè)內(nèi)卻傳出DDR內(nèi)存已經(jīng)過時(shí)，新的內(nèi)存即將取代，這無疑給國(guó)內(nèi)的DDR內(nèi)存制造廠商當(dāng)頭一棒。
關(guān)鍵字：內(nèi)存 DDR

控制DDR線長(zhǎng)匹配來保證時(shí)序，在PCB設(shè)計(jì)時(shí)應(yīng)該這么做！

　　DDR布線在PCB設(shè)計(jì)中占有舉足輕重的地位，設(shè)計(jì)成功的關(guān)鍵就是要保證系統(tǒng)有充足的時(shí)序裕量。要保證系統(tǒng)的時(shí)序，線長(zhǎng)匹配又是一個(gè)重要的環(huán)節(jié)。我們來回顧一下，DDR布線，線長(zhǎng)匹配的基本原則是：地址，控制/命令信號(hào)與時(shí)鐘做等長(zhǎng)。數(shù)據(jù)信號(hào)與DQS做等長(zhǎng)。為啥要做等長(zhǎng)?大家會(huì)說是要讓同組信號(hào)同時(shí)到達(dá)接收端，好讓接收芯片能夠同時(shí)處理這些信號(hào)。那么，時(shí)鐘信號(hào)和地址同時(shí)到達(dá)接收端，波形的對(duì)應(yīng)關(guān)系是什么樣的呢?我們通過仿真來看一下具體波形。　　建立如下通道，分別模擬DDR3的地址信號(hào)與時(shí)鐘信號(hào)。　　
關(guān)鍵字： PCB DDR

DDR布線舉足輕重，一文看懂背后的大學(xué)問

　　DDR布線在PCB設(shè)計(jì)中占有舉足輕重的地位，設(shè)計(jì)成功的關(guān)鍵就是要保證系統(tǒng)有充足的時(shí)序裕量。要保證系統(tǒng)的時(shí)序，線長(zhǎng)匹配又是一個(gè)重要的環(huán)節(jié)。我們來回顧一下，DDR布線，線長(zhǎng)匹配的基本原則是：地址，控制/命令信號(hào)與時(shí)鐘做等長(zhǎng)。數(shù)據(jù)信號(hào)與DQS做等長(zhǎng)。為啥要做等長(zhǎng)?大家會(huì)說是要讓同組信號(hào)同時(shí)到達(dá)接收端，好讓接收芯片能夠同時(shí)處理這些信號(hào)。那么，時(shí)鐘信號(hào)和地址同時(shí)到達(dá)接收端，波形的對(duì)應(yīng)關(guān)系是什么樣的呢?我們通過仿真來看一下具體波形。　　建立如下通道，分別模擬DDR3的地址信號(hào)與時(shí)鐘信號(hào)。　　
關(guān)鍵字： DDR 布線

DDR布線舉足輕重，一文看懂背后的大學(xué)問

DDR布線在PCB設(shè)計(jì)中占有舉足輕重的地位，設(shè)計(jì)成功的關(guān)鍵就是要保證系統(tǒng)有充足的時(shí)序裕量。要保證系統(tǒng)的時(shí)序，線長(zhǎng)匹配又是一個(gè)重要的環(huán)節(jié)。我們來回顧一下，DDR布線，線長(zhǎng)匹配的基本原則是：地址，控制/命令信號(hào)與時(shí)鐘做等長(zhǎng)。
關(guān)鍵字： DDR PCB DQS

基于MIMO技術(shù)的視頻緩存器設(shè)計(jì)方案

隨著高速處理器的不斷發(fā)展，嵌入式系統(tǒng)應(yīng)用的領(lǐng)域越來越廣泛，高速大容量緩存器被廣泛應(yīng)用于音視頻系統(tǒng)中，然而專用的高速大容量緩存芯片價(jià)格過于昂貴，傳統(tǒng)SDRAM在帶寬上已經(jīng)逐漸無法滿足應(yīng)用.
關(guān)鍵字： MIMO技術(shù) 視頻緩存器 DDR

基于FPGA的DDR內(nèi)存條的控制研究

隨著數(shù)據(jù)存儲(chǔ)量的日益加大以及存儲(chǔ)速度的加快，大容量的高速存儲(chǔ)變得越來越重要。內(nèi)存條既能滿足大容量的存儲(chǔ)又能滿足讀寫速度快的要求，這樣使得對(duì)內(nèi)存條控制的應(yīng)用越來越廣泛。首先介紹了內(nèi)存條的工作原理，內(nèi)存條電路設(shè)計(jì)的注意事項(xiàng)，以及如何使用FPGA實(shí)現(xiàn)對(duì)DDR內(nèi)存條的控制，最后給出控制的仿真波形。
關(guān)鍵字： DDR 內(nèi)存條 FPGA

基于FPGA的LCoS顯示驅(qū)動(dòng)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

研究了硅基液晶(LCoS)場(chǎng)序彩色顯示驅(qū)動(dòng)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).該系統(tǒng)以FPGA作為主控芯片,用兩片高速DDR2 SDRAM作為幀圖像存儲(chǔ)器.通過對(duì)圖像數(shù)據(jù)以幀為單位進(jìn)行處理,系統(tǒng)將并行輸入的紅、綠、藍(lán)數(shù)據(jù)轉(zhuǎn)換成申行輸出的紅、綠、藍(lán)單色子幀.將該驅(qū)動(dòng)系統(tǒng)與投影光機(jī)配合,實(shí)現(xiàn)了分辨率為800×600的LCoS場(chǎng)序彩色顯示.
關(guān)鍵字：硅基液晶 DDR FPGA

如何玩轉(zhuǎn)DDR？要先從這五大關(guān)鍵技術(shù)下手

差分時(shí)鐘是DDR的一個(gè)重要且必要的設(shè)計(jì)，但大家對(duì)CK#（CKN）的作用認(rèn)識(shí)很少，很多人理解為第二個(gè)觸發(fā)時(shí)鐘，其實(shí)它的真實(shí)作用是起到觸發(fā)時(shí)鐘校準(zhǔn)的作用。
關(guān)鍵字： DDR 差分時(shí)鐘 DRAM DDR2

利用新一代虛擬探測(cè)功能實(shí)現(xiàn)DDR等信號(hào)去嵌測(cè)試

一、內(nèi)存測(cè)試中的難點(diǎn)內(nèi)存廣泛應(yīng)用于各類電子產(chǎn)品中，內(nèi)存測(cè)試也是產(chǎn)品測(cè)試中的熱點(diǎn)和難點(diǎn)。內(nèi)存測(cè)試中最為關(guān)鍵的測(cè)試項(xiàng)目為DQ/DQS/CLK之間的時(shí)序關(guān)系。JEDEC規(guī)范規(guī)定測(cè)量這幾個(gè)信號(hào)之間的時(shí)序時(shí)測(cè)試點(diǎn)需要選擇在靠
關(guān)鍵字：虛擬探測(cè) DDR 信號(hào)去嵌測(cè)試

基于FPGA 的DDR SDRAM控制器在高速數(shù)據(jù)采集系統(tǒng)中應(yīng)用

實(shí)現(xiàn)數(shù)據(jù)的高速大容量存儲(chǔ)是數(shù)據(jù)采集系統(tǒng)中的一項(xiàng)關(guān)鍵技術(shù)。本設(shè)計(jì)采用Altera 公司Cyclone系列的FPGA 完成了對(duì)DDR SDRAM 的控制，以狀態(tài)機(jī)來描述對(duì)DDR SDRAM 的各種時(shí)序操作，設(shè)計(jì)了DDR SDRAM 的數(shù)據(jù)與命令接口。用控
關(guān)鍵字： SDRAM FPGA DDR 控制器

高速存儲(chǔ)器的調(diào)試和評(píng)估――不要僅僅停留在一致性測(cè)試上

引言：DDR4 等存儲(chǔ)技術(shù)的發(fā)展帶動(dòng)存儲(chǔ)器速度與功率效率空前提升，僅僅停留在一致性測(cè)試階段，已經(jīng)不能滿足日益深入的調(diào)試和評(píng)估需求。DDR 存儲(chǔ)器的測(cè)試項(xiàng)目涵蓋了電氣特性和時(shí)序關(guān)系，由JEDEC明確定義，JEDEC 規(guī)范并
關(guān)鍵字：高速存儲(chǔ)器一致性測(cè)試 DDR

高速數(shù)字電路設(shè)計(jì)：互連時(shí)序模型與布線長(zhǎng)度分析

高速電路設(shè)計(jì)領(lǐng)域，關(guān)于布線有一種幾乎是公理的認(rèn)識(shí)，即“等長(zhǎng)”走線，認(rèn)為走線只要等長(zhǎng)就一定滿足時(shí)序需求，就不會(huì)存在時(shí)序問題。本文對(duì)常用高速器件的互連時(shí)序建立模型，并給出一般性的時(shí)序分析公式。為
關(guān)鍵字： PCB DDR SDRAM PHY芯片

DDR的前世與今生（二）

　　SDRAM與DDR SDRAM 　　SDRAM是比較久遠(yuǎn)的事情了，但我們一說到它肯定不會(huì)和 DDR混淆，我們通常理解的SDRAM其實(shí)是SDR SDRAM,為SDRAM的第一代，而DDR1則為第二代，乃至到我們現(xiàn)在使用的DDR4，其實(shí)為第五代SDRAM，在此需要澄清一下。以示區(qū)別，后續(xù)文章里面用SDR來特指SDR SDRAM，而DDR就特指DDR SDRAM了。　　就像很多人回復(fù)的一樣，他們的本質(zhì)區(qū)別就是周期操作方式(也稱時(shí)鐘采樣)的差異，這就導(dǎo)致后面設(shè)計(jì)上很大的不同。SDR都是“
關(guān)鍵字： DDR SDRAM

IDT為Intel Xeon處理器提供企業(yè)解決方案

混合信號(hào)半導(dǎo)體解決方案供應(yīng)商 IDT® 公司宣布支持基于 Nehalem 的 Intel® Xeon® 處理器，該處理器采用可進(jìn)行生產(chǎn)的 PCI Express®(PCIe®)交換和計(jì)
關(guān)鍵字： IDT DDR

共100條 2/7 « 1 2 3 4 5 6 7 »

ddr介紹

　DDR=Double Data Rate雙倍速內(nèi)存　　嚴(yán)格的說DDR應(yīng)該叫DDR SDRAM，人們習(xí)慣稱為DDR，部分初學(xué)者也常看到DDR SDRAM，就認(rèn)為是SDRAM。DDR SDRAM是Double Data Rate SDRAM的縮寫，是雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器的意思。DDR內(nèi)存是在SDRAM內(nèi)存基礎(chǔ)上發(fā)展而來的，仍然沿用SDRAM生產(chǎn)體系，因此對(duì)于內(nèi)存廠商而言，只需對(duì)制造普通SD [ 查看詳細(xì) ]