asic ip 文章最新資訊

Codasip 宣布成立 Codasip 實(shí)驗(yàn)室，以加速行業(yè)前沿技術(shù)的開(kāi)發(fā)和應(yīng)用！

德國(guó)慕尼黑，2022年12月7日——處理器設(shè)計(jì)自動(dòng)化和RISC-V處理器IP的領(lǐng)導(dǎo)者Codasip今日宣布成立Codasip實(shí)驗(yàn)室（Codasip Labs）。作為公司內(nèi)部創(chuàng)新中心，新的Codasip實(shí)驗(yàn)室將支持關(guān)鍵應(yīng)用領(lǐng)域中創(chuàng)新技術(shù)的開(kāi)發(fā)和商業(yè)應(yīng)用，覆蓋了安全、功能安全（FuSa）和人工智能/機(jī)器學(xué)習(xí)（AI/ML）等方向。該實(shí)驗(yàn)室的使命在于識(shí)別和構(gòu)建相關(guān)技術(shù)，以擴(kuò)展定制計(jì)算的可能性，并加快具有定制化的、領(lǐng)域?qū)Ｓ迷O(shè)計(jì)的差異化產(chǎn)品的開(kāi)發(fā)，并縮短其上市時(shí)間。Codasip實(shí)驗(yàn)室將由公司創(chuàng)始人兼總裁馬克仁（Ka
關(guān)鍵字： Codasip Codasip 實(shí)驗(yàn)室 IP RISC-V

安提國(guó)際（Aetina）推出由Blaize提供支持的基于ASIC的全新邊緣AI系統(tǒng)

加利福尼亞州埃爾多拉多山，2022年12月9日-為AI和IoT提供嵌入式計(jì)算硬件和軟件的邊緣AI解決方案提供商-安提國(guó)際（Aetina）推出了一種基于ASIC的全新邊緣AI系統(tǒng)。該系統(tǒng)由可編程Blaize?Pathfinder P1600嵌入式系統(tǒng)模塊（SoM）提供支持。Aetina AI推理系統(tǒng)-AIE-CP1A-A1是一款小型嵌入式計(jì)算機(jī)，專(zhuān)為不同的計(jì)算機(jī)視覺(jué)應(yīng)用而設(shè)計(jì)，包括物體檢測(cè)、人體運(yùn)動(dòng)檢測(cè)和自動(dòng)檢測(cè)。 AIE-CP1A-A1采用小尺寸Blaize?Pathfinder P1600嵌入
關(guān)鍵字：安提國(guó)際 Aetina Blaize ASIC 邊緣AI系統(tǒng)

實(shí)現(xiàn)測(cè)試測(cè)量突破性創(chuàng)新，采用ASIC還是FPGA？

技術(shù)改良一直走在行業(yè)進(jìn)步的前沿，但世紀(jì)之交以來(lái)，隨著科技進(jìn)步明顯迅猛發(fā)展，消費(fèi)者經(jīng)常會(huì)對(duì)工程師面臨的挑戰(zhàn)想當(dāng)然，因?yàn)樗麄冇X(jué)得工程師本身就是推動(dòng)世界進(jìn)步的中堅(jiān)力量。作為世界創(chuàng)新的幕后英雄，特別是在電子器件和通信技術(shù)方面，工程師們要開(kāi)發(fā)測(cè)試設(shè)備，驗(yàn)證這些新技術(shù)，以把新技術(shù)推向市場(chǎng)。這些工程師必須運(yùn)行尖端技術(shù)，處理預(yù)測(cè)行業(yè)和創(chuàng)新未來(lái)的挑戰(zhàn)。在開(kāi)創(chuàng)未來(lái)的過(guò)程中，測(cè)試測(cè)量工程師面臨的基礎(chǔ)性創(chuàng)新挑戰(zhàn)之一，是確定設(shè)計(jì)中采用專(zhuān)用集成電路(ASIC)還是現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)。突破創(chuàng)新中采用ASIC的優(yōu)勢(shì)和挑戰(zhàn)在歷史
關(guān)鍵字：測(cè)試測(cè)量 ASIC FPGA

SoC、ASIC：集成電路設(shè)計(jì)公司關(guān)注點(diǎn)

作者序：2005年應(yīng)中國(guó)電子報(bào)邀請(qǐng)，我和馬啟元（董事長(zhǎng)）博士寫(xiě)了一篇類(lèi)似文章?；剡^(guò)頭看確實(shí)有意義。故再用閑暇時(shí)間，應(yīng)半導(dǎo)體產(chǎn)業(yè)縱橫（ICVIEWS）邀請(qǐng)做一篇展望文章，以其對(duì)某些讀者可能有用。從2014年開(kāi)始，我國(guó)政府開(kāi)始鼓勵(lì)國(guó)內(nèi)半導(dǎo)體發(fā)展，這是繼2000年18號(hào)文件出臺(tái)以來(lái)，給予集成電歷史上最強(qiáng)勁的支持，包括大基金及各種風(fēng)險(xiǎn)投資。此后，2018年開(kāi)始我國(guó)的芯片制造、設(shè)計(jì)、材料、裝備等圍繞IC的企業(yè)群起，并呈現(xiàn)“多點(diǎn)開(kāi)花”的局面。一時(shí)間“遍地英雄下夕煙”，爭(zhēng)相拼搶中國(guó)巨大的IC市場(chǎng)。與此同時(shí)，國(guó)外名牌企業(yè)
關(guān)鍵字： SoC ASIC

“倒金字塔”折射IP巨大價(jià)值，Imagination IP創(chuàng)新蝶變賦能半導(dǎo)體產(chǎn)業(yè)

過(guò)去50余年，芯片制程迭代沿著摩爾定律滾滾向前，并持續(xù)增強(qiáng)著芯片的算力與性能?，F(xiàn)如今，無(wú)論是在SoC上集成越來(lái)越多的功能模塊，又或是利用chiplet技術(shù)在先進(jìn)制程下進(jìn)一步提升芯片集成度，都充分展現(xiàn)了芯片性能、功耗和成本的改進(jìn)不能僅僅依賴(lài)于制程的升級(jí)，而需從不同的維度拓展創(chuàng)新來(lái)延續(xù)摩爾定律的“經(jīng)濟(jì)效益”。這導(dǎo)致芯片設(shè)計(jì)變得越來(lái)越困難，IP的作用也愈加凸顯，逐漸成為企業(yè)尋求設(shè)計(jì)差異化道路上的“秘鑰”。?日前，在深圳舉辦的第10屆EEVIA年度中國(guó)硬科技媒體論壇暨產(chǎn)業(yè)鏈研創(chuàng)趨勢(shì)展望研討會(huì)上，Imag
關(guān)鍵字： IP Imagination

Imagination：SoC IP技術(shù)賦能未來(lái)硬核科技創(chuàng)新

在龐大的半導(dǎo)體細(xì)分產(chǎn)業(yè)鏈中，IP是其中最特殊的一環(huán)。正是借助眾多的IP，才讓半導(dǎo)體發(fā)展的步伐如此之快。IP是整個(gè)半導(dǎo)體上游產(chǎn)業(yè)鏈里面的核心，根據(jù)統(tǒng)計(jì)數(shù)據(jù)可以發(fā)現(xiàn)，每一元芯片能撐起200多元的社會(huì)經(jīng)濟(jì)，而每一元的IP，能支持20000元的社會(huì)經(jīng)濟(jì)價(jià)值，所以IP公司的存在是必要的。隨著芯片復(fù)雜度不斷提升，特別是芯片進(jìn)入SoC時(shí)代使得系統(tǒng)對(duì)各個(gè)環(huán)節(jié)技術(shù)要求越來(lái)越高，對(duì)一些中小型公司、創(chuàng)業(yè)公司來(lái)說(shuō)，他們需要在成長(zhǎng)過(guò)程中專(zhuān)注核心領(lǐng)域，沒(méi)辦法提供整個(gè)SoC完整的技術(shù)，所以它需要IP公司的支持，IP公司能協(xié)
關(guān)鍵字： Imagination SoC IP GPU

燦芯半導(dǎo)體提供MIPI IP完整解決方案

中國(guó)上?！?022年10月14日——一站式定制芯片及IP供應(yīng)商——燦芯半導(dǎo)體日前宣布推出可用于客制化ASIC/SoC設(shè)計(jì)服務(wù)的MIPI IP完整解決方案。該解決方案由一系列 MIPI控制器和PHY構(gòu)成。可以幫助系統(tǒng)制造商和IC公司等設(shè)計(jì)高質(zhì)量的ASIC/SoC產(chǎn)品，同時(shí)加速上市時(shí)間。 MIPI聯(lián)盟在2003年成立，MIPI全稱(chēng)Mobile Industry Processor Interface，即移動(dòng)產(chǎn)業(yè)處理器接口。顧名思義，是為了統(tǒng)一和簡(jiǎn)化手機(jī)處理器的接口，CSI、DSI、DigRF、C/D
關(guān)鍵字：燦芯 MIPI IP

CEVA推出業(yè)界首個(gè)用于5G RAN ASIC基頻平臺(tái)IP

全球領(lǐng)先的無(wú)線連接和智慧感測(cè)技術(shù)及共創(chuàng)解決方案的授權(quán)許可廠商CEVA推出了PentaG-RAN，這是業(yè)界首個(gè)用于ASIC的5G基頻平臺(tái)IP，針對(duì)基地站和無(wú)線電配置中的蜂巢式基礎(chǔ)設(shè)施。這款I(lǐng)P包括分布式單元（DU）和遠(yuǎn)程無(wú)線電單元（RRU），涵蓋從小基站到大規(guī)模多輸入多輸出（mMIMO）范圍。這款異構(gòu)基頻計(jì)算平臺(tái)將為有意開(kāi)拓Open RAN（O-RAN）設(shè)備市場(chǎng)的企業(yè)大幅降低進(jìn)入壁壘。數(shù)字化轉(zhuǎn)型不斷要求更高的蜂巢帶寬和更低的延遲，推動(dòng)5G基地站和無(wú)線電ASIC市場(chǎng)蓬勃發(fā)展。最近，Open RAN提倡和mMI
關(guān)鍵字： CEVA 5G RAN ASIC

CEVA推出業(yè)界首個(gè)用于5G RAN ASIC的基帶平臺(tái)IP加速5G基礎(chǔ)設(shè)施部署

●? ?PentaG-RAN彌補(bǔ)半導(dǎo)體行業(yè)設(shè)計(jì)差距，為企業(yè)優(yōu)化ASIC 解決方案以挺進(jìn)利潤(rùn)豐厚的?5G Open RAN設(shè)備市場(chǎng)●? ?突破性平臺(tái)架構(gòu)通過(guò)完整L1 PHY解決方案應(yīng)對(duì)大規(guī)模MIMO計(jì)算難題，與現(xiàn)有的FPGA和商用現(xiàn)貨CPU 替代方案相比，節(jié)省功耗和面積高達(dá)10倍●? ?PentaG-RAN客戶(hù)可享用CEVA共創(chuàng)服務(wù)，以開(kāi)發(fā)整個(gè)?PHY 子系統(tǒng)直至完成芯片設(shè)計(jì)全球領(lǐng)先的無(wú)線連接和智能感知技術(shù)及共創(chuàng)解決方案的授權(quán)許
關(guān)鍵字： CEVA 5G RAN ASIC 基帶平臺(tái)IP

Achronix收購(gòu)FPGA網(wǎng)絡(luò)解決方案領(lǐng)導(dǎo)者Accolade Technology的關(guān)鍵IP和專(zhuān)長(zhǎng)

加利福尼亞州圣克拉拉市，2022年9月19日——高性能現(xiàn)場(chǎng)可編程邏輯門(mén)陣列（FPGA）和嵌入式FPGA（eFPGA）半導(dǎo)體知識(shí)產(chǎn)權(quán)（IP）領(lǐng)域的領(lǐng)導(dǎo)性企業(yè)Achronix半導(dǎo)體公司宣布：該公司已經(jīng)收購(gòu)了Accolade Technology的關(guān)鍵IP資產(chǎn)以及Accolade的技術(shù)團(tuán)隊(duì)，此舉使Achronix的客戶(hù)能夠更快速且更輕松地設(shè)計(jì)高性能網(wǎng)絡(luò)和數(shù)據(jù)中心系統(tǒng)。Accolade在FPGA的網(wǎng)絡(luò)應(yīng)用方面擁有深厚的專(zhuān)業(yè)知識(shí)，此次收購(gòu)使Achronix能夠?yàn)殚_(kāi)發(fā)網(wǎng)絡(luò)技術(shù)的客戶(hù)提供強(qiáng)大的硬件和軟件解決方案?！叭缃?/li>
關(guān)鍵字： Achronix FPGA Accolade IP

燦芯半導(dǎo)體推出USB IP完整解決方案

一站式定制芯片及IP供應(yīng)商——燦芯半導(dǎo)體日前宣布推出可用于ASIC/SoC的USB IP完整解決方案。該解決方案由一系列 USB 控制器和 PHY 構(gòu)成，可以助力系統(tǒng)制造商、個(gè)人電腦原始設(shè)備制造商和 IC公司等設(shè)計(jì)高質(zhì)量的ASIC/SoC 產(chǎn)品。USB（通用串行總線）已經(jīng)非常成功地將打印機(jī)、掃描儀、鍵盤(pán)、鼠標(biāo)、閃存驅(qū)動(dòng)器、操縱桿、相機(jī)和顯示器等硬件連接到各種計(jì)算機(jī)，包括智能手機(jī)、臺(tái)式機(jī)、平板電腦和筆記本電腦等。USB4規(guī)范在2019年9月由USB-IF組織執(zhí)行，可支持USB3、Displayport、PC
關(guān)鍵字：燦芯 USB IP

第 150 億顆CEVA 助力芯片出貨

全球領(lǐng)先的無(wú)線連接和智能感知技術(shù)及共創(chuàng)解決方案的授權(quán)許可廠商CEVA, Inc.(納斯達(dá)克股票代碼：CEVA)宣布，包含CEVA IP的并支付權(quán)利金的芯片的累計(jì)出貨量已經(jīng)在第二季超過(guò)了150億顆。在上市將近二十周年之際，CEVA達(dá)成了這一重要里程碑。實(shí)現(xiàn)前100億顆CEVA助力的芯片出貨花費(fèi)了超過(guò)15年時(shí)間，而完成隨后50 億顆芯片出貨則只用了不到三年半。 CEVA IP在物聯(lián)網(wǎng)時(shí)代以令人驚訝的速度被廣泛采用也證實(shí)了CEVA在無(wú)線連接的普及方面發(fā)揮了重要的作用。CEVA將5G、蜂窩物聯(lián)網(wǎng)、藍(lán)牙、
關(guān)鍵字： CEVA IP

Credo正式推出基于臺(tái)積電5nm及4nm先進(jìn)制程工藝的全系列112G SerDes IP產(chǎn)品

?Credo Technology（納斯達(dá)克股票代碼：CRDO）近日正式宣布推出其基于臺(tái)積電5nm及4nm制程工藝的112G PAM4 SerDes IP全系列產(chǎn)品，該系列能夠全面覆蓋客戶(hù)在高性能計(jì)算、交換芯片、人工智能、機(jī)器學(xué)習(xí)、安全及光通信等領(lǐng)域的廣泛需求，包括：超長(zhǎng)距（LR+）、長(zhǎng)距（LR）、中距（MR）、超極短距（XSR+）以及極短距（XSR）。?Credo IP產(chǎn)品業(yè)務(wù)開(kāi)發(fā)助理副總裁Jim Bartenslager表示， “Credo先進(jìn)的混合信號(hào)以及數(shù)字信號(hào)處理（DSP）1
關(guān)鍵字： Credo 臺(tái)積電 5nm 4nm SerDes IP

嵌入式北斗網(wǎng)絡(luò)時(shí)間服務(wù)器的Web網(wǎng)頁(yè)實(shí)現(xiàn)

摘要：本文介紹了嵌入式北斗網(wǎng)絡(luò)時(shí)間服務(wù)器的基本功能，重點(diǎn)講述了如何在該設(shè)備中添加Web網(wǎng)頁(yè)的方法及實(shí)現(xiàn)過(guò)程，以及在嵌入式設(shè)備中添加此功能應(yīng)該考慮的資源因素。關(guān)鍵詞：TCP/IP；HTTP；Cortex-M4；RAM；鏈表?1 時(shí)間服務(wù)器功能描述北斗衛(wèi)星接收終端接收北斗導(dǎo)航衛(wèi)星發(fā)射的 RNSS （Radio Navigation Satellite System，無(wú)線導(dǎo)航衛(wèi)星系統(tǒng)）無(wú)線電波信號(hào)，在設(shè)備內(nèi)部通過(guò) PVT 解算，計(jì)算出用戶(hù)當(dāng)前的位置、速度以及時(shí)間信息。北斗的時(shí)間信息具
關(guān)鍵字： 202208 TCP/IP HTTP Cortex-M4 RAM 鏈表

Inuitive 與 Arteris IP 合作為邊緣設(shè)備提供下一代視覺(jué)處理技術(shù)

Inuitive? 和業(yè)界領(lǐng)先的提供片上網(wǎng)絡(luò)(NoC)互連和IP部署軟件以加快系統(tǒng)級(jí)芯片(SoC)創(chuàng)建的系統(tǒng)IP供應(yīng)商 Arteris? Inc.今天宣布，Inuitive 已為其下一代計(jì)算機(jī)視覺(jué)平臺(tái)部署了 Arteris FlexNoC? 互連 IP。該技術(shù)解決了連接和時(shí)序收斂的挑戰(zhàn)，可以實(shí)現(xiàn)先進(jìn)的下一代前沿視覺(jué)處理器所需的激進(jìn)性能目標(biāo)。這些先進(jìn)的 SoC 將擴(kuò)展多核視覺(jué)處理并增強(qiáng)高質(zhì)量的深度傳感。這些芯片將部署在 3D 深度成像、物體識(shí)別和跟蹤，以及其他使用計(jì)算機(jī)視覺(jué)算法的各種應(yīng)用中，比如增強(qiáng)現(xiàn)實(shí)、虛
關(guān)鍵字： Arteris IP 視覺(jué)處理器