首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
        EEPW首頁 >> 主題列表 >> all-ip

        all-ip 文章 進入all-ip技術社區

        FreeARM7 IP核的微處理器邏輯擴展與驗證

        • 摘要:介紹了FreeARM7 IP核的基本概況及其接口特點,以LPC2101為原型對該IP核進行了擴展。結合USB 1.1設備控制器IP核和自定制硬件邏輯,構建了一種微控制器功能驗證回路。在主機端開發了驗證程序、驅動和通信軟件。
        • 關鍵字: 擴展  驗證  邏輯  微處理器  IP  FreeARM7  

        基于Wishbone總線的UART IP核設計

        • 摘要:介紹了一種基于Wishbone總線的UART IP核的設計方法。該設計采用了自頂向下的模塊化劃分和有限狀態機相結合的方法,由于其應用了標準的Wishbone總線接口,從而使微機系統與串行設備之間的通信更加靈活方便。驗證
        • 關鍵字: IP  設計  UART  總線  Wishbone  基于  

        臺積電和聯電爭搶IP授權商機 代工廠整合第三方設計工具已成趨勢

        •   芯片設計愈趨復雜,對已驗證IP的需求也愈來愈高,根據全球半導體協會(GSA)統計,2010年晶圓代工廠提供給IC設計業者的IP數量,已經超過以IP授權為主要業務的第三方IP供貨商。為了縮短芯片設計至量產時間,臺積電旗下創意、聯電旗下智原等2家設計服務業者,已經成為晶圓雙雄搶食IP授權市場趨勢下的主要受惠者。   根據GSA調查統計,IC設計業者的IP來源,雖然因為芯片設計功能區塊(design block)仍以自家技術為主,自有IP比例達到66%,但是去年一年當中,已有愈來愈多的IC設計業者開始依賴
        • 關鍵字: 臺積電  IP  

        FPGA基礎入門(二)

        基于CPLD設計的電器定時開關控制系統

        利用CPLD來替代微控制器的6種方法

        我學習FPGA的總結

        verilog中阻塞賦值和非阻塞復制的理解

        選擇VHDL或者verilog HDL還是System Verilog?

        系統級芯片設計語言和驗證語言的發展

        FPGA設計中關鍵問題的研究

        讓Verilog仿真狀態機時可以顯示狀態名

        基于Nios的DDS高精度信號源實現

        FPGA系統設計實戰經驗分享FPGA系統設計實戰經驗分享

        FPGA基礎入門

        共815條 32/55 |‹ « 30 31 32 33 34 35 36 37 38 39 » ›|

        all-ip介紹

        您好,目前還沒有人創建詞條all-ip!
        歡迎您創建該詞條,闡述對all-ip的理解,并與今后在此搜索all-ip的朋友們分享。    創建詞條

        熱門主題

        ALL-IP    樹莓派    linux   
        關于我們 - 廣告服務 - 企業會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
        Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
        《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
        備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473
        主站蜘蛛池模板: 凤阳县| 清远市| 东兰县| 合阳县| 南靖县| 鹤庆县| 柞水县| 磴口县| 宝山区| 晋江市| 普陀区| 清河县| 延边| 环江| 施秉县| 哈尔滨市| 罗甸县| 老河口市| 盘锦市| 通河县| 呈贡县| 涟水县| 武定县| 景德镇市| 阿克| 霞浦县| 四川省| 城市| 炎陵县| 万山特区| 丹阳市| 乐平市| 韶山市| 龙陵县| 彝良县| 南华县| 万盛区| 屯昌县| 麻城市| 柳江县| 鄱阳县|