目標設計平臺助力，FPGA日益“通用”化

　　電子創新網：目前設計平臺目前進行到第幾級建設?什么時候完成目標設計平臺?

　　Vin Ratford：從目前進展看進行到第3層建設，目前設計平臺永遠沒有完工的期限，我們會不斷更新和發展。

　　電子創新網：目標設計平臺和其他公司提供的開發板、參考設計等設計服務有什么不同?

　　Vin Ratford：目標設計平臺也包括開發板、參考設計等，但是我們提供的開發板、參考設計和其他公司提供的類似服務不同，我們提供的開發板、參考設計以及第三方IP都是要經過驗證，給用戶帶來實際價值的服務，此外，我們還提供培訓、文件等，一般的參考設計是一塊塊的，我們的目標設計平臺是系統組成部分，是經過驗證的，例如馬達控制，我們的方案都是經過實際驗證過的，此外還有一些轉換工作，例如一些FPGA的架構都事先設定好，有些工程師熟悉C語言，對HDL語言不同，現在他就不用寫HDL語言，我們可以做好轉換，讓用戶使用過程簡化。 下一步是提供kit讓客戶開發有價值的部分。

　　電子創新網：請介紹賽靈思在3G基礎架構方面所提供的方案以及在LTE方面的進展?

　　Vin Ratford：我們一直為3G基礎架構提供各種應用方案，我們提供業界最完整的3G 無線架構IP，目前很多IP都已經應用在3G基站上，我們也是最早在LTE方面進行研發投入的公司，這個工作始于5年前，當時LTE標準還沒有誕生，在今年2月，賽靈思就發布完整的LTE前端設計方案(LTE DFE)包括：高度優化的數字上變頻(DUC)、數字下變頻(DDC)以及削峰(CFR)模塊，從而共同構成一個完整的LTE射頻子系統，這是業界第一款也是唯一一款完整LTE方案。

　　電子創新網：賽靈思和提供3G方案的那些ASSP廠商相比有哪些優勢?

　　Vin Ratford：

　　與ASSP廠商相比，FPGA優勢體現在靈活性、掩膜成本和性能上，在靈活性(這是客戶需要的功能)上，因為標準的更新很快很多設計需要不斷修改，掩膜成本方面，隨著工藝尺寸的縮小，ASIC的成本急劇上升，ASIC需要考慮應用市場的規模，而這對FPGA來說不是問題，因為FPGA進行一次掩膜，卻有2萬個客戶來分擔掩膜成本。性能方面，FPGA最擅長并行處理，這是很多ASIC方案不具備的。