目標設計平臺助力，FPGA日益“通用”化

　　“珍惜傳統、古建筑、古典文化和典雅的生活方式是有價值的，不過在科技的世界，固守過時的生產方法、舊的生產線、舊市場、管理者或工人的陳腐態度，則是一劑自殺的藥方。”

　　勒阿恩 馬克多爵士，新科學雜志，1982

　　我們身處變革的時代，這不僅體現在半導體產品日新月異，更體現在電子產品研發模式、思維、方法也在不斷變化，“更低功耗、更短面市時間、更多功能、更低成本、更。。。。”這些來自終端消費者不斷涌現的新需求正將ASIC逼向極限，毫無疑問，電子產業需要新的設計思路和方法學，FPGA，這個最初只用于膠合邏輯的配角正在悄然轉變為電子設計的主角，一場新的設計變革正在醞釀，如何認識這場變革?你了解FPGA的最新發展動態嗎?FPGA廠商如何推動這場變革?近日，電子創新網獨家專訪了賽靈思全球營銷與業務拓展高級副總裁Vin Ratford，作為可編程領域的一名老兵，Ratford分享了它對FPGA的看法和賽靈思公司最新策略，在此，我們以問答形式刊出采訪實錄，以饗讀者。

　　電子創新網：現今的FPGA開發和最初的FPGA已經有很大不同，賽靈思如何讓工程師更方便地開發FPGA?

　　Vin Ratford：確實，現今的FPGA已經和過去的FPGA有很大不同，過去，FPGA只作為膠合邏輯使用，當時只有上千個查找表，大家知道如何配置就可以了，現在FPGA變得日益復雜和強大，對于我們FPGA廠商來說(不只是賽靈思公司)，最大的挑戰是可編程性的管理，具體就是如何簡化設計流程--和以前的開發相比，以前開發FPGA的工程師需要懂很多知識，例如RTL設計、HDL語言、嵌入式處理器、DSP、I/O、算法等，現在，我們要做的不是只讓博士來開發FPGA，而是讓很多不懂FPGA的人懂得開發和應用。如何實現這個目標?這就是我們提出的目標設計平臺(TDP)的概念，就是我們先將FPGA系統開發中所需要的80%的基礎工作完成(不只是配置)，而讓客戶投入主要精力去完成最后的差異化工作。

　　在提升FPGA易用性方面，我們的比照對象不是競爭對手，而是ASIC/ASSP廠商，例如TI、ST等，我們的目標是讓客戶在使用FPGA時和使用ASIC的體驗類似，我們知道，FPGA的參考設計都是假設用戶對FPGA有一定的認知基礎，而標準器件則不一樣，你可以不用對你要使用的DSP等器件架構有詳細的了解就可以進行開發，我們的目標就是把FPGA器件變成和標準器件一樣做到開盒即用。

　　電子創新網：如何去實現這樣的易用性?

　　Vin Ratford：主要是軟件方面的進行改進，例如在進行標準器件開發的時候，工程師只要懂C語言就可以進行應用的實現，在開發FPGA的時候，需要實現從C語言到門級語言的轉換，我們的目標是讓一個懂C語言熟悉標準器件例如DSP的工程師可以輕松地完成無障礙完成FPGA開發，我們在這方面正在做一些工作，年底會有一個發布，并以白皮書的形式來告知。

　　驗證這個最好的辦法就是用兩個工程師，一個懂FPGA，一個懂DSP，他們在用我們的新工具的時候是否用自己熟悉的方法達到一樣的結果。

　　電子創新網：在通用語言開發上，賽靈思需要設定特別的要求和格式嗎?有無在開發更高級的語言?

　　Vin Ratford：縱觀標準器件的開發，都是最初用低價語言開發然后逐漸走向高級，EDA業界也是這個趨勢，會有越來越高級的語言，FPGA也一樣，最早大家用HDL語言，現在可以用C語言、C++語言了，未來會有更高級的語言例如圖形化語言來支持開發。以前很多算法需要用Matlab來驗證然后才應用，現在就可以直接用Matlab來開發了。