基于FPGA的多通道校準算法同步實現
作者：龔廣偉 韓方景 陳凡 國防科技大學電子科學與工程學院(湖南長沙410073) 喬佩 長沙理工大學(湖南長沙410073)
時間：2009-07-08
來源：電子產品世界
收藏
加入技術交流群
掃碼加入
和技術大咖面對面交流
海量資料庫查詢
FPGA實現
本文引用地址：http://www.104case.com/article/96056.htm在本設計中應該綜合考慮各方面因素，選擇一種最佳模塊結構和模塊規模。本設計中的結構化層次是由一個頂層模塊和若干個子模塊組成，每個子模塊根據需要再包含自己的子模塊，以此類推，共5層，如圖2所示。
本設計中，整個通道失配校準模塊共需要90個乘法器。這些乘法器如果采用FPGA的邏輯資源直接構建，不僅難以保證理想的運算速度，而且硬件開銷非常巨大。而FPGA芯片內部已經集成了18×18位的硬件乘法器模塊，其速度快，實現簡單，能有效節省FPGA的邏輯資源。由于系統設計時選用的FPGA芯片型號為Xilinx公司的xc2v8000ff1152-5，它集成了幾百個硬件乘法器，因此可以全部使用硬件乘法器來完成相應的乘法運算。
采用VHDL語言編寫實現程序，開發環境為ISE 8.2i，綜合工具為Synplify Pro v8.1，仿真工具為ModelSim SE 6.3f。圖3所示的是程序經Synplify Pro v8.1綜合后得到的LMS自適應校正濾波器頂層模塊RTL視圖。RTL視圖即寄存器傳輸級視圖，該圖高度抽象為模塊化結構，它是在對源代碼編譯后再現設計的寄存器傳輸級原理圖。
所有算法模塊均在全局使能信號clk_en不同狀態的控制下進行工作，從而使算法運行達到8M周期，直至找到最佳權值，最終完成多通道校準的任務，實現多個通道的幅相一致性。
功分器相關文章:功分器原理
評論