基于MCU+DSP的運動控制硬件平臺設計

　　引言

　　開放式控制器體系結構源于“開放式”的PC(個人計算機) 技術, 目前的開放式運動控制器多為PC+運動控制卡結構, 隨著MCU(微控制器) 和DSP(數字信號處理器)性能的增強, MUC和DSP取代PC的趨勢日趨明顯, 而這種嵌入式的緊湊結構較PC有更廣泛的環境適應性。MCU、DSP和PC差異較大, PC環境中的運動控制技術不可能直接向MCU和DSP系統中轉移, 基于MCU和DSP硬件平臺的運動控制技術的研究十分必要。

　　設計目標與需求分析

　　運動控制系統發展方向

　　在開放式控制器技術的推動下, 運動控制系統由傳統的封閉式結構朝著開放、可重構、網絡化方向發展。按照《開放式數控系統第1 部分: 總則》(GB/T18759.1- 2002) 的定義, 開放式數控系統有三個層次的開放, 第一層, 系統功能可配置, 人機界面、伺服驅動單元的運動控制接口、邏輯控制單元接口均開放; 第二層, 系統軟件體系結構、拓撲結構和應用軟件接口開放, 第三方的應用軟件能在系統中安裝運行并實現互操作性, 且第三方的軟件模塊可以在拓撲結構不變的情況下對本系統軟件模塊置換和擴展; 第三層

, 系統實現可重構。國標GB/T 18759.1- 2002 尚未公布可重構的詳細內容。運動控制系統是數控系統的一個核心組件, 其技術發展方向和開放式數控系統類似。現代運動控制器聯通信息網、邏輯控制網和伺服控制網(接口) 三種網絡。

　　在MCU 和DSP 環境中運動控制技術的研究課題

　　和PC相比, MCU和DSP采用了哈佛結構, 流水線技術, 超長指令字, 加乘器等提高CPU速度, 并在片上擴展了控制用前向和后向通道外設及通信接口, 在這種環境下, 實現開放、可重構和網絡化運動控制功能, 下列研究是必要的:

　　①體系結構的研究, 以多CPU方式實現復雜的運動控制;

　　②嵌入式系統中實時操作系統的研究, 解決MCU和DSP控制器系統軟件問題;

　　③MCU和DSP環境中運動控制算法的研究, 解決少資源情況下, 復雜控制算法的實現問題;

　　④軟件模塊管理與剪裁技術的研究, 解決通用技術方案的應用針對性問題;

　　⑤網絡通信技術的研究:解決伺服通信網、邏輯控制網和信息網通信問題。

　　硬件系統設計目標與結構要求

　　基于MCU和DSP的運動控制技術研究硬件平臺的設計目標是為上述研究課題提供硬件系統環境, 以MCU或DSP為核心的商品化運動控制器并不少見,但它們只對用戶提供運動控制函數庫的接口, 并不是完全意義上的開放, 必須開發運動控制器的硬件研究平臺, 并滿足下列要求:

　　①類型與結構化模式要求:CPU選型應是主流的MCU和DSP芯片,結構體系采用單CPU,雙CPU流水線模式和層次化結構, CPU可以獨立工作, 可以組成流水線模式工作。也可以采用兩層結構,上下層分別處理不同實時要求的任務。

　　②開放性要求:各CPU單元配置計算機通信接口, 如RS232、PCI、CAN、USB 等, 可以方便地實現硬件互聯。

　　③網絡化要求:配有伺服單元接口、現場總線接口和以太網接口。

　　系統設計

　　運動控制系統硬件結構

　　運動控制系統硬件基本結構如圖1 所示:

　　控制器聯通人機界面和三種網絡。控制器與人機界面的聯接多采用開放的工業現場總線ModBus 等;控制器通過以太網接口與Internet/Intranet聯接, 實現與管理信息系統的交互;控制器多通過現場總線如CAN、ModBus和RS485等與網絡化的PLC工作站通信, 處理控制對象的大量I/O;控制器和高速伺服網絡聯接, 傳送伺服放大器的控制信號, 但該方案技術難度高, 只有少數企業采用專用的高速伺服通信網絡實現了伺服電機的組網, 多數方案還是采用的規范化的電機接口, 一個伺服電機的接口如下:

　　①2路脈沖波形輸出, 其間相位差900, 或者其中一路可以作為方向信號( 高或低) ;

　　②1路AD輸出, 一般為±10V,位數為12位或16位;

　　③2路增量編碼器脈沖輸入, 一路來自伺服電機,另一路來自執行機構終端;

　　④3路數字信號輸出, 包括伺服使能、正轉限制、反轉限制;

　　⑤4路數字信號輸入, 包括伺服準備好、左極限、右極限和零位信號;

　　上述接口電路也可以聯接步進電機。運動控制器的內部層次結構如圖2 所示:

　　上層控制器處理復雜控制算法及弱實時任務, 下層控制器處理插補與伺服控制等強實時任務。兩個DSP構成雙DSP流水線模塊, 并行處理復雜實時控制任務。

　　運動控制系統研究硬件平臺設計

　　主芯片選型

　　MCU與DSP芯片選型的原則是適用與廣泛性原則, 選用的芯片適用于開放式控制器設計并有廣泛的硬件與軟件資源。三星公司S3C2410A芯片采用ARM920T內核, 主頻高達266MHz, 支持WinCE與Linux及μC/OS- II實時操作系統, 可擴展的地址空間1G, 并配有中斷、AD、UART、GPIO、觸摸屏和TFT接口等片上外設; 德洲儀器公司的TMS320F2812DSP 芯片的主頻150MHz, 支持DSP/BIOS和μC/OS- II 實時操作系統, 可擴展的地址空間為1M, 并配有中斷、AD、串行接口、事件管理器等片上外設。這兩種CPU中,S3C2410A主要用于控制系統管理、監控和復雜控制算法的實現, DSP主要用于伺服電機接口和反饋、濾波等強實時控制算法的實現。

　　硬件系統配置

　　整個研究平臺硬件配置了三塊主機板和一個背板, 其結構如圖3 所示:

　　三塊主機板可以單獨使用, 也可以組合使用, 它提供了MCU和DSP及雙DSP的硬件平臺S3C2410A。主機板的USB是Host, 另兩塊板的USB是Device配置, 另外, S3C2410A主機板和F2812主機板還通過背板有串口通信、GPIO及中斷溝通, 可以組合成一個以S3C2410A主機板為

上位機, F2812 - 1和F2812- 2主機板為下位機的雙層結構, S3C2410A主機板處理弱實時任務, DSP處理強實時任務;

　　弱實時任務包括系統監控、模糊與神經網絡等復雜控制算法, 強實時任務包括插補計算、數字濾波和PID控制等算法。由此來驗證MCU和DSP環境中的算法可行性。

　　CPU 擴展與外設配置

　　針對本系統設計要求, S3C2410A主機板原理框圖如圖4所示。選用兩片HY58V561620CT- H, 構成16M×32位RAM空間; 選用兩片E28F128J3A150, 構成16M×32 位Flash空間; CPLD選用XC9536, 用于GPIO地址譯碼和QEP接口的實現, 選用DAC8534A串行16位DAC擴展數模轉換接口, 采用CS8900A 以太網芯片擴展網絡接口。

　　F2812-1主機板原理框圖如圖5所示, 選用IS61V5126, 擴展256KROM空間, 選用AM29LV800BT擴展512KFlash, 選用XC95144XL進行GPIO地址譯碼, 選用AN2131Q作USB Device的擴展, 在McBSP串口上擴展16位DAC8534A用于伺服的速度與力矩控制。特別的, F2812提供了完善的伺服電機接口, 它有兩個事件管理器, 每個事件管理器包括兩個通用計數器, 三個比較/PWM單元, 三個捕捉單元, QEP通道。PWM和通用計數器配合可用作伺服控制器的位置控制模式輸入, QEP通道可用作伺服電機的位置編碼器脈沖輸入, 執行器終端的編碼器信號通過CPLD擴展QEP輸入。

　　F2812-2主機板原理框圖如圖6所示, 為了驗證多電機的并行控制算法, 在F2812-1主機板的基礎上, 用雙口RAMIDT70V25將兩個CPU聯接起來, 形成了一個對稱結構。按目前板上的電機接口配置, 每塊板可接兩路全閉環伺服電機, F2812-2主機板可接四路全閉環的伺服電機。

　　結論

　　選用S3C2410A和F2812作運動控制系統的嵌入硬件研究平臺, 組成一個多CPU的雙層控制器結構,既可以單獨進行單MCU和DSP環境中的運動控制算法研究, 又可以進行多CPU平行模式的復雜運動控制系統研究。系統簡練、可靠, 符合運動控制器的開放式、可重構和網絡化的發展方向。

　　本文作者創新點:針對嵌入式運動控制器發展趨勢,設計實現了一個開放式、可重構、多CPU的運動控制器硬件平臺, 該平臺可用于復雜運動控制系統的研究。