微處理器和JTAG總線橋接接口(06-100)

　　圖1示出一個微處理器基系統和連接到一個JTAG接頭的器件鏈路。這是一個簡單的框圖。

　　JTAG接頭和與它較連的所有器件是單串行鏈路。所有邊界掃描和系統中的測試邏輯都是做為單結構連接的。構成測試系統進入邏輯子單元，其靈活性是有限的。JTAG鏈路的長度受TCK(測試時鐘)扇出和TMS(測試模式選擇)限制。

　　微處理器具有一些調試控制形式，而這種控而這種控制部分或全部由JTAG管理。某些調試工具與JTAG鏈路中的其他器件不能很好的共存，這就是為什么圖1中的微處理器與JTAG鏈路中的其他器件是獨立的。

　　有一些方法(如TCK和TMS線上的附加分立緩沖器)可以解決這些問題。用多個JTAG接頭也可以做成幾個JTAG鏈路。此方案為了能測試整個系統，應具備驅動多個JTAT接頭的測試設備。

　　在這種實現方案中，到測試和編程接口的接入需要有鏈路配置的詳細知識，即采用各種硬件接頭和硬件配置的知識。只有廠家或檢修人員可以接入可測試性接口和更新任何可編程器件。

　　端口連接

　　改善系統靈活性的一種方法是增加多個接頭到板上。具有同時連接幾個JTAG接頭的JTAG測試器能夠接入每個分立的JTAG掃描鏈路。

　　JTAG掃描鏈路可以構建進邏輯單元，而單個JTEG端口鏈路器(port Linker)示于圖2,它可以大大地簡化硬件接口，并可增加多鏈路進入邏輯單元的靈活性。

　　端口鏈路器是使單個物理JTAG連接器能接入幾個獨立JTAG鏈路之一鏈路的器件。端口鏈路器呈現在具有JTAG測試接入端口和1組控制寄存器的物理接頭中，控制寄存器允許獨立JTAG端口的任意互連。在物理JTAGA接頭中可見的鏈路長度，將隨鏈路PORT＃1~＃4的使能或斷開而增加或減少。

　　端口鏈路器改善了系統的JTAG能力，因為現在JTAG鏈路可以分成功能模塊。端口鏈路器也可提供每個JTAG鏈路自身的TCK和TMS線，這降低了緩沖器驅動和扇出的限制。如果需要，可編程器件也可以單獨接入另外的邏輯器件。

　　板設計人員為了最大功效可以選擇如何組織測試、編程和調試鏈路。

　　注意，在這種方案中，微處理器保持在分立鏈路，仍然對于JTAG任何邏輯都沒有接入。當設計變成產品最終到達消費者手中或處在服務中時，系統的微處理器提供重要的能力。微處理器通常與某些通信通道形式接口。這可以是Ethernet，WiFi或Bluetooth,或一些其他共同標準。假若微處理器具有到JTAG邏輯的接入，則可以利用微處理器的通信通道來執行診斷或PLD更新。