GSM前端中下一代CMOS開關設計(04-100)

　　Ultra CMOS技術

　　RF CMOS工藝可分為兩大類：體硅工藝和SOI(絕緣體上硅)工藝。由于體硅CMOS在源和漏至襯底間存在二極管效應，造成種種弊端，多數專家認為采用這種工藝不可能制作高功率高線性度開關。與體硅不同，采用SOI工藝制作的RF開關，可將多個FET串聯來對付高電壓，就象GaAs開關一樣。

　　SOI的一個特殊子集是藍寶石上硅工藝，在該行業中通常稱為Ultra CMOS。藍寶石本質上是一種理想的絕緣體，襯底下的寄生電容的插入損耗高、隔離度低。Ultra CMOS能制作很大的RF FET，對厚度為150~225mm的正常襯底，幾乎不存在寄生電容。

　　Ultra CMOS 工藝的基本結構如圖2所示。晶體管采用介質隔離來提高抗閉鎖能力和隔離度。為了達到完全的耗盡工作，硅層極薄至1000A。硅層如此之薄，以致消除了器件的體端，使它成為真正的三端器件。目前，Ultra CMOS 是在標準6英寸工藝設備上生產的，8英寸生產線亦已試制成功。示范成品率可與其它CMOS工藝相媲美。

　　盡管單個開關器件的BVDSS相對低些，但將多個FET串聯堆疊仍能承愛高電壓。為了確保電壓在器件堆上的合理分壓，FET至襯底間的寄生電容與FET的源與漏間寄生電容相比應忽略不計。當器件外圍達到毫米級使總電阻較低時，要保證電壓的合理分壓，真正的絕緣襯底是必不可少的。

　　Ultra CMOS 開關插入損耗低，隔離度高。SP6T結構消除了雙工器，大大地減少了總插入損耗。為了滿足IEC1000-4-2ESD要求，天線處并聯一個27nH電感再串聯一個33pF電容已綽綽有余。這些元件也可集成在LTCC中，增加的插入損耗不到0.1dB。

　　GSM開關設計，特別是采用低壓工藝，最困難之處在于滿足線性度要求。上面已提及，只要將多個器件按需堆疊，就能實現任意高功率要求，然而在滿足規范的同時，還要優化器件堆結構以減少芯片尺寸。已設計了一個示范性開關，當電源電壓為2.4V時，其諧波功率對輸入功率的關系和壓縮性能示于圖3中。在最大工作功率+35dBm處，Ultra CMOS開關相對于GSM規范-30dBm要求還有6dB的余量。采用Ultra CMOS工藝，畸變對正、負電壓擺動是對稱的，因而從本質上二次諧波的畸變是很低的。考慮到GSM發射頻帶的二次諧波恰好落在DCS接收頻帶中，低偶次諧波畸變正是GSM系統需要的。