寬帶中頻數字接收機的FPGA實現

摘 要：本文提出了一種基于FPGA的寬帶中頻數字接收機的實現方法。

引言

　　在現代通信系統中，人們提出了各種各樣的全數字調制解調方案，全數字接收機的研究則是其中的關鍵，其中正交解調技術由于可以實現信號相位和幅度信息的提取，因而越來越受到廣泛的應用。

　　與其它幾種解調方式相比QPSK調制方式抗噪聲性能好，功率頻譜段占用少，數據傳輸率高，是一種較好的調制方式。對于寬帶、高載頻的QPSK調制信號，如果用信號最高頻率兩倍以上的時鐘采樣，現有的器件根本無法滿足要求，所以必須采用欠采樣技術，降低系統對ADC器件和信號處理器件的性能要求。

　　現在大規模集成電路設計已經發展到在一片芯片上集成一個復雜系統的規模，所以單模塊、單芯片的接收機不僅是可實現的，而且是一種必然趨勢。用軟件實現接收機解調功能并利用高速FPGA芯片，可以把整個接收機解調部分用單芯片實現；通過修改軟件，可以改變接收機的功能，而且由于在軟件、硬件上都是一個模塊，可以方便的進行功能擴展以及與其它系統連接，這也符合軟件無線電的思想。基于以上原因，在此提出一種單芯片FPGA實現的寬帶中頻數字接收機系統。

　　　　　　　　　圖1   中頻數字接收機

圖2   NCO結構圖

圖3   解調器軟件實現

系統結構

　　該接收機實現對載波頻率70MHz、數據率9.856Mbps、最大載波頻偏